通過(guò)VERILOG HDL語(yǔ)言使用CPLD連接PS2鍵盤(pán).
標(biāo)簽： VERILOG CPLD HDL PS2
上傳時(shí)間： 2016-06-12
上傳用戶(hù)：cccole0605
實(shí)現(xiàn)對(duì)文件的CRC校驗(yàn)，用了查表法進(jìn)行CRC校驗(yàn)
標(biāo)簽： CRC
上傳時(shí)間： 2016-06-13
上傳用戶(hù)：Andy123456
Writing_Testbench Functional Verification of HDL Models Janick Bergeron
標(biāo)簽： Writing_Testbench Verification Functional Bergeron
上傳用戶(hù)：nanfeicui
16位ADCverilog hdl 代碼
標(biāo)簽： ADCverilog hdl 代碼
上傳時(shí)間： 2016-06-14
上傳用戶(hù)：牧羊人8920
mult_para_recurs_8x8_2sC verilog hdl代碼寫(xiě)成的
標(biāo)簽： mult_para_recurs verilog hdl sC
上傳時(shí)間： 2013-12-19
上傳用戶(hù)：13160677563
multiplier_6x6___verilog hdl
標(biāo)簽： multiplier verilog hdl
上傳用戶(hù)：蟲(chóng)蟲(chóng)蟲(chóng)蟲(chóng)蟲(chóng)蟲(chóng)
單片機(jī)SPI通信模塊verilog hdl
標(biāo)簽： verilog SPI hdl 單片機(jī)
上傳時(shí)間： 2014-06-11
上傳用戶(hù)：CSUSheep
次程序?yàn)橛肰RILOG HDL 編寫(xiě)的交通燈控制程序
標(biāo)簽： VRILOG HDL 程序 交通燈控制
上傳時(shí)間： 2014-11-28
上傳用戶(hù)：luke5347
此程序?yàn)橛肰ERLOG HDL編寫(xiě)的一個(gè)完整的3位加法器。
標(biāo)簽： VERLOG HDL 程序 加法器
上傳時(shí)間： 2013-12-29
上傳用戶(hù)：498732662
計(jì)算xk+1除CRC-CCITT后的余式，k從1到32768
標(biāo)簽： CRC-CCITT xk 計(jì)算
上傳時(shí)間： 2014-01-19
上傳用戶(hù)：ruixue198909
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
