(2003 prentice-hall)verilog hdl：a guide to digital design and synthesis(2nd edition).rar
標(biāo)簽： prentice-hall synthesis digital edition
上傳時間： 2014-01-17
上傳用戶：teddysha
基于QUARTUSII軟件 實現(xiàn)FPGA（ATERA CYCLONE II系列）與SD卡SD模式通信 所用語言位verilog HDL
標(biāo)簽： QUARTUSII CYCLONE verilog ATERA
上傳時間： 2013-12-25
上傳用戶：qilin
簡述了V HDL 語言的功能及其特點,并以 8 位串行數(shù)字鎖設(shè)計為例,介紹了在Max + plus Ⅱ10. 2 開發(fā)軟件下,利用V HDL 硬件描述語言設(shè) 計數(shù)字邏輯電路的過程和方法。并設(shè)計了密碼鎖
標(biāo)簽： HDL plus Max 10
上傳時間： 2013-12-23
上傳用戶：yimoney
8位沉余CRC校驗算法,8051匯編語言編寫。
標(biāo)簽： 8051 CRC 8位 校驗算法
上傳時間： 2016-06-09
上傳用戶：a3318966
基于Verilog-HDL的轉(zhuǎn)子振動噪聲電壓峰值檢測，值得學(xué)習(xí)啊，
標(biāo)簽： Verilog-HDL 轉(zhuǎn)子 振動噪聲 峰值檢測
上傳時間： 2013-12-15
上傳用戶：Divine
verilog—hdl教程135例大量的數(shù)字點電路例子
標(biāo)簽： verilog hdl 135 教程
上傳時間： 2013-12-21
上傳用戶：youmo81
Verilog HDL編寫的四位數(shù)碼管動態(tài)顯示程序,外圍電路用CPLD來實現(xiàn)
標(biāo)簽： Verilog CPLD HDL 編寫
上傳時間： 2016-06-12
上傳用戶：米卡
多采用查表法來完成CRC-32 校驗，下面是產(chǎn)生CRC-32 校驗嗎的子程序。
標(biāo)簽： CRC 32 查表法
上傳用戶：playboys0
CRC循環(huán)冗余檢驗 Verilog 編碼程序
標(biāo)簽： Verilog CRC 循環(huán)冗余 編碼
上傳時間： 2013-11-26
上傳用戶：woshini123456
uart pci 等verilog hdl 代碼
標(biāo)簽： verilog uart pci hdl
上傳時間： 2014-02-24
上傳用戶：waitingfy
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
