計算CRC校驗和,可以計算modbus規約/CDT規約/DISA規約/DF1規約/DNP規約/1801等規約的校驗和.
標簽： 規約 modbus 1801 DISA
上傳時間： 2015-07-16
上傳用戶：pkkkkp
硬件描述語言,verilog HDL,實現了解碼器的設計
標簽： verilog HDL 硬件描述語言 解碼器
上傳時間： 2013-12-22
上傳用戶：sclyutian
CRC循環校驗的具體算法方案 用vc++ 實現
標簽： CRC vc 循環 算法
上傳時間： 2015-07-18
上傳用戶：xsnjzljj
Verilog HDL語言編寫的5分頻電路。采用兩路時鐘相邏輯作用產生。
標簽： Verilog HDL 語言 編寫
上傳用戶：yulg
Verilog HDL編寫的串并轉換。采用iout類型口。包含源文件和測試文件。用Modsim編譯。
標簽： Verilog Modsim iout HDL
上傳時間： 2014-01-15
上傳用戶：lanwei
CRC加密和解密程序,ASM源程序代碼編寫
標簽： CRC ASM 加密 代碼
上傳時間： 2015-07-21
上傳用戶：問題問題
一個crc算法的vc開發程序，寫的很不錯
標簽： crc 算法 程序
上傳時間： 2013-12-12
上傳用戶：894898248
基于ucos的TCPIP包。 全部源代碼和說明文件 TCP PING ARP CRC ETHERNET HARDWARE INCLUDE IP socket UDP
標簽： ETHERNET HARDWARE INCLUDE socket
上傳時間： 2014-01-24
上傳用戶：ZJX5201314
本原碼是基于Verilog HDL語言的FPGA原程序，主要用于測頻率，特點主要是可以更快地測頻。實時性更高。
標簽： Verilog FPGA HDL 語言
上傳時間： 2015-08-04
上傳用戶：15071087253
本原碼是基于Verilog HDL語言編寫的，實現了SPI接口設計，可以應用于FPGA,實現SPI協議的接口設計.在MAXII編譯成功,用Modelsim SE 6仿真成功.
上傳用戶：mikesering
蟲蟲下載站版權所有 京ICP備2021023401號-1
