UART verilog hdl 實(shí)現(xiàn)
標(biāo)簽： verilog UART hdl
上傳時(shí)間： 2014-01-11
上傳用戶：PresidentHuang
CRC 算法源代碼 工程測(cè)試確定可用，VC環(huán)境編譯操作 本人用于COS系統(tǒng)。
標(biāo)簽： CRC 算法 源代碼 工程
上傳時(shí)間： 2013-12-22
上傳用戶：xg262122
vhdl和verling hdl 的加法器
標(biāo)簽： verling vhdl hdl 加法器
上傳時(shí)間： 2015-06-10
上傳用戶：qiaoyue
是關(guān)于dct的Verilog HDL源代碼和測(cè)試程序
標(biāo)簽： Verilog dct HDL 源代碼
上傳時(shí)間： 2014-06-15
上傳用戶：四只眼
梁祝音樂(lè)設(shè)計(jì) hdl語(yǔ)言實(shí)現(xiàn) 很常用
標(biāo)簽： hdl 音樂(lè)設(shè)計(jì) 語(yǔ)言
上傳時(shí)間： 2013-12-29
上傳用戶：jichenxi0730
鍵盤(pán)鼠標(biāo)的原代碼,用FPGA實(shí)現(xiàn),使用Verilog HDL編寫(xiě),已經(jīng)使用FPGA驗(yàn)正過(guò)了,完全可以用
標(biāo)簽： FPGA Verilog HDL 鍵盤(pán)
上傳時(shí)間： 2013-12-12
上傳用戶：athjac
在顯示器上顯示漢字,在FPGA上實(shí)現(xiàn),使用Verilog HDL 設(shè)計(jì),完全可是直接使用
標(biāo)簽： Verilog FPGA HDL 顯示器
上傳時(shí)間： 2014-09-04
上傳用戶：zm7516678
使用FPGA控制蜂鳴器的程序,用Verilog HDL設(shè)計(jì),可以是蜂鳴器發(fā)出各種不同的聲音
標(biāo)簽： Verilog FPGA HDL 蜂鳴器
上傳時(shí)間： 2013-12-21
上傳用戶：wendy15
正式出版物《Verilog HDL 硬件描述語(yǔ)言》一書(shū)的精美 PDF 電子版。
標(biāo)簽： Verilog HDL 正
上傳時(shí)間： 2015-06-16
上傳用戶：xymbian
CRC算法原理及C語(yǔ)言實(shí)現(xiàn)
標(biāo)簽： CRC 算法原理 C語(yǔ)言
上傳時(shí)間： 2013-12-08
上傳用戶：6546544
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
