cMOS模擬集成電路設(shè)計，IC必備參考書
上傳時間： 2013-04-24
上傳用戶：leehom61
可以在里面修改協(xié)議.主要是cMOS---fpga--usb(68013a)中除68013a部分的程序
上傳時間： 2013-08-21
上傳用戶：半熟1994
基于CSMC的0.5 μmcMOS工藝，設(shè)計了一個高增益、低功耗、恒跨導軌到軌cMOS運算放大器，采用最大電流選擇電路作為輸入級，AB類結(jié)構(gòu)作為輸出級。通過cadence仿真，其輸入輸出均能達到軌到軌，整個電路工作在3 V電源電壓下，靜態(tài)功耗僅為0.206 mW，驅(qū)動10pF的容性負載時，增益高達100.4 dB，單位增益帶寬約為4.2 MHz，相位裕度為63°。
上傳時間： 2013-11-04
上傳用戶：xlcky
cMOS版圖設(shè)計技巧之一
上傳時間： 2013-11-16
上傳用戶：leawon947
模擬cMOS集成電路設(shè)計
標簽： cMOS 模擬 集成電路設(shè)計
上傳時間： 2014-10-27
上傳用戶：685
Abstract: What can be simpler than designing with cMOS and BicMOS? These technologies are very easy to use butthey still require careful design. This tutorial discusses the odd case of circuits that seem to work but exhibit somepeculiar behaviors—including burning the designer's fingers!
上傳時間： 2013-11-03
上傳用戶：dick_sh
設(shè)計了一種用于高速ADC中的高速高增益的全差分cMOS運算放大器。主運放采用帶開關(guān)電容共模反饋的折疊式共源共柵結(jié)構(gòu)，利用增益提高和三支路電流基準技術(shù)實現(xiàn)一個可用于12~14 bit精度，100 MS/s采樣頻率的高速流水線（Pipelined）ADC的運放。設(shè)計基于SMIC 0.25 μm cMOS工藝，在Cadence環(huán)境下對電路進行Spectre仿真。仿真結(jié)果表明，在2.5 V單電源電壓下驅(qū)動2 pF負載時，運放的直流增益可達到124 dB，單位增益帶寬720 MHz，轉(zhuǎn)換速率高達885 V/μs，達到0.1%的穩(wěn)定精度的建立時間只需4 ns，共模抑制比153 dB。
標簽： cMOS 增益提高 運算 放大器設(shè)計
上傳時間： 2014-12-23
上傳用戶：jiiszha
為了提高數(shù)字集成電路芯片的驅(qū)動能力，采用優(yōu)化比例因子的等比緩沖器鏈方法，通過Hspice軟件仿真和版圖設(shè)計測試，提出了一種基于CSMC 2P2M 0.6 μm cMOS工藝的輸出緩沖電路設(shè)計方案。本文完成了系統(tǒng)的電原理圖設(shè)計和版圖設(shè)計，整體電路采用Hspice和CSMC 2P2M 的0.6 μm cMOS工藝的工藝庫（06mixddct02v24）仿真，基于CSMC 2P2M 0.6 μm cMOS工藝完成版圖設(shè)計，并在一款多功能數(shù)字芯片上使用，版圖面積為1 mm×1 mm，并參與MPW（多項目晶圓）計劃流片，流片測試結(jié)果表明，在輸出負載很大時，本設(shè)計能提供足夠的驅(qū)動電流，同時延遲時間短、并占用版圖面積小。
上傳時間： 2013-10-09
上傳用戶：小鵬
采用電流模脈寬調(diào)制控制方案的電池充電芯片設(shè)計,鋸齒波信號的線性度較好,當負載電路減小時,自動進入Burst Mode狀態(tài)提高系統(tǒng)的效率。整個電路基于1.0 μm 40 V cMOS工藝設(shè)計,通過Hspice完成了整體電路前仿真驗證和后仿真,仿真結(jié)果表明,振蕩電路的性能較好,可廣泛應(yīng)用在PWM等各種電子電路中。
上傳時間： 2014-12-23
上傳用戶：kangqiaoyibie
通常以為TTL門的速度高于“cMOS門電路。影響TTL門電路工作速度的主要因素是電路內(nèi)部管子的開關(guān)特性、電路結(jié)構(gòu)及內(nèi)部的各電阻數(shù)值。電阻數(shù)值越大，作速度越低。管子的開關(guān)時間越長，門的工作速度越低。門的速度主要體現(xiàn)在輸出波形相對于輸入波形上有“傳輸延時”tpd。將tpd與空載功耗P的乘積稱“速度-功耗積”，做為器件性能的一個重要指標，其值越小，表明器件的性能越 好（一般約為幾十皮（10-12）焦耳）。與TTL門電路的情況不同，影響cMOS電路工作速度的主要因素在于電路的外部，即負載電容CL。CL是主要影響器件工作速度的原因。由CL所決定的影響cMOS門的傳輸延時約為幾十納秒。
上傳時間： 2013-11-22
上傳用戶：DE2542
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
