ant源代碼,用于自動構(gòu)建等,可跟CVS、C#、Java等進行集成構(gòu)建。
上傳時間: 2014-01-02
上傳用戶:zhaoq123
Java source code for the Ant Colony Optimization Problem.
標(biāo)簽: Optimization Problem Colony source
上傳時間: 2017-07-20
上傳用戶:xuanchangri
Its very useful ant java developers Create it at the top level of your project directory (New --> File, create as a simplefile) and name it build.xml. Copy and paste the xml text from Figure 3 into your build.xml file and save it.
標(biāo)簽: developers directory project Create
上傳時間: 2014-01-26
上傳用戶:lifangyuan12
ant İ stanbul-Kadı kö y Ö zel "Yeni Dünya" kebabı nı denemelisiniz
標(biāo)簽: 305 denemelisiniz stanbul-Kad kebab
上傳時間: 2017-07-23
上傳用戶:zhyiroy
ant İ stanbul-Kadı kö y Ö zel "Yeni Dünya" kebabı nı denemelisiniz
標(biāo)簽: 305 denemelisiniz stanbul-Kad kebab
上傳時間: 2017-07-23
上傳用戶:xymbian
蟻群算法例程源代碼及簡介,ANT.EXE可直接點擊運行,F(xiàn)點表示食物,H表示窩,白色塊表示障礙物,+就是螞蟻了
上傳時間: 2013-12-20
上傳用戶:zhanditian
VHDL CODE FOR MULTY CYCLE
標(biāo)簽: CYCLE MULTY VHDL CODE
上傳時間: 2017-08-12
上傳用戶:GHF
低密度校驗碼(LDPC)是一種能逼近Shannon容量限的漸進好碼,其長碼性能甚至超過了Turbo碼。低密度校驗碼以其迭代譯碼復(fù)雜度低,沒有錯誤平層,碼率和碼長可靈活改變的優(yōu)點成為Turbo碼強有力的競爭對手。目前,LDPC碼已廣泛應(yīng)用于深空通信、光纖通信、衛(wèi)星數(shù)字視頻和音頻廣播等領(lǐng)域,因此LDPC碼編譯碼器的硬件實現(xiàn)已成為糾錯編碼領(lǐng)域的研究熱點之一。 本文在分析LDPC碼的基本編碼結(jié)構(gòu)基礎(chǔ)上,首先研究了LDPC碼的隨機構(gòu)造方法,并給出了有效的PEG算法實現(xiàn)方法,重點分析了用環(huán)消除(cycle elimination)算法實現(xiàn)的準(zhǔn)循環(huán)LDPC碼的構(gòu)造。然后對LDPC碼的幾種不同譯碼算法進行分析比較,討論了一種適合硬件實現(xiàn)的譯碼算法-TDMP算法,并對易于硬件實現(xiàn)的TDMP算法進行了性能仿真,仿真結(jié)果表明TDMP算法作為硬件實現(xiàn)的譯碼算法具有優(yōu)異的性能優(yōu)勢。最后針對Altera公司的StratixEPIS25 FPGA芯片設(shè)計了一個基于TDMP算法的(4096,2048)非規(guī)則LDPC碼譯碼器,內(nèi)部用了4個單校驗碼譯碼器并行譯1幀數(shù)據(jù),3幀同時譯碼,作者詳細介紹了該譯碼器芯片的設(shè)計過程和內(nèi)部結(jié)構(gòu)和工作流程。
上傳時間: 2013-05-23
上傳用戶:fujun35303
■ High Performance, Low Power AVR? 8-Bit Microcontroller ■ Advanced RISC Architecture –120 Powerful Instructions – Most Single Clock Cycle Execution –32 x 8 General Purpose Working Registers –Fully Static Operation
標(biāo)簽: Atmel
上傳時間: 2013-06-01
上傳用戶:tccc
近年來,人們對無線數(shù)據(jù)和多媒體業(yè)務(wù)的需求迅猛增加,促進了寬帶無線通信新技術(shù)的發(fā)展和應(yīng)用。正交頻分復(fù)用 (Orthogonal Frequency Division Multiolexing,OFDM)技術(shù)已經(jīng)廣泛應(yīng)用于各種高速寬帶無線通信系統(tǒng)中。然而 OFDM 系統(tǒng)相比單載波系統(tǒng)更容易受到頻偏和時偏的影響,因此如何有效地消除頻偏和時偏,實現(xiàn)系統(tǒng)的時頻同步是 OFDM 系統(tǒng)中非常關(guān)鍵的技術(shù)。 本文討論了非同步對 OFDM 系統(tǒng)的影響,分析了當(dāng)前用于 OFDM 系統(tǒng)中基于數(shù)據(jù)符號的同步算法,并簡單介紹非基于數(shù)據(jù)符號同步技術(shù)。基于數(shù)據(jù)符號的同步技術(shù)通過加入訓(xùn)練符號或?qū)ьl等附加信息,并利用導(dǎo)頻或訓(xùn)練符號的相關(guān)性實現(xiàn)時頻同步。此算法由于加入了附加信息,降低了帶寬利用率,但同步精度相對較高,同步捕獲時間較短。 隨著電子芯片技術(shù)的快速發(fā)展,電子設(shè)計自動化 (Electronic DesignAutomation,EDA) 技術(shù)和可編程邏輯芯片 (FPGA/CPLD) 的應(yīng)用越來越受到大家的重視,為此文中對 EDA 技術(shù)和 Altera 公司制造的 FPGA 芯片的原理和結(jié)構(gòu)特點進行了闡述,還介紹了在相關(guān)軟件平臺進行開發(fā)的系統(tǒng)流程。 論文在對基于數(shù)據(jù)符號三種算法進行較詳細的分析和研究的基礎(chǔ)上,尤其改進了基于導(dǎo)頻符號的同步算法之后,利用 Altera 公司的 FPGA 芯片EP1S25F102015 在 OuartusⅡ5.0 工具平臺上實現(xiàn)了 OFDM 同步的硬件設(shè)計,然后進行了軟件仿真。其中對基于導(dǎo)頻符號同步的改進算法硬件設(shè)計過程了進行了詳細闡述。不僅如此,對于基于 PN 序列幀的同步算法和基于循環(huán)前綴 (Cycle Prefix,CP) 的極大似然 (Maximam Likelihood,ML)估計同步算法也有具體的仿真實現(xiàn)。 最后,文章還對它們進行了比較,基于導(dǎo)頻符號同步設(shè)計的同步精度比較高,但是耗費芯片的資源多,另一個缺點是沒有頻偏估計,因此運用受到一定限制。基于 PN 序列幀的同步設(shè)計使用了最少的芯片資源,但要提取 PN 序列中的信號數(shù)據(jù)有一定困難。基于循環(huán)前綴的同步設(shè)計占用了芯片 I/O 腳稍顯多。這幾種同步算法各有優(yōu)缺點,但可以根據(jù)不同的信道環(huán)境選用它們。
標(biāo)簽: FPGA 數(shù)據(jù) 同步的 仿真實現(xiàn)
上傳時間: 2013-04-24
上傳用戶:斷點PPpp
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1