2.1 XILinX FPGA器件
上傳時間： 2013-10-24
上傳用戶：qq527891923
XILinX UltraScale™ 架構(gòu)針對要求最嚴苛的應(yīng)用，提供了前所未有的ASIC級的系統(tǒng)級集成和容量。 UltraScale架構(gòu)是業(yè)界首次在All Programmable架構(gòu)中應(yīng)用最先進的ASIC架構(gòu)優(yōu)化。該架構(gòu)能從20nm平面FET結(jié)構(gòu)擴展至16nm鰭式FET晶體管技術(shù)甚至更高的技術(shù)，同 時還能從單芯片擴展到3D IC。借助XILinX Vivado®設(shè)計套件的分析型協(xié)同優(yōu)化，UltraScale架構(gòu)可以提供海量數(shù)據(jù)的路由功能，同時還能智能地解決先進工藝節(jié)點上的頭號系統(tǒng)性能瓶頸。 這種協(xié)同設(shè)計可以在不降低性能的前提下達到實現(xiàn)超過90%的利用率。 UltraScale架構(gòu)的突破包括： • 幾乎可以在晶片的任何位置戰(zhàn)略性地布置類似于ASIC的系統(tǒng)時鐘，從而將時鐘歪斜降低達50% • 系統(tǒng)架構(gòu)中有大量并行總線，無需再使用會造成時延的流水線，從而可提高系統(tǒng)速度和容量 • 甚至在要求資源利用率達到90%及以上的系統(tǒng)中，也能消除潛在的時序收斂問題和互連瓶頸 • 可憑借3D IC集成能力構(gòu)建更大型器件，并在工藝技術(shù)方面領(lǐng)先當前行業(yè)標準整整一代 • 能在更低的系統(tǒng)功耗預(yù)算范圍內(nèi)顯著提高系統(tǒng)性能，包括多Gb串行收發(fā)器、I/O以及存儲器帶寬 • 顯著增強DSP與包處理性能 賽靈思UltraScale架構(gòu)為超大容量解決方案設(shè)計人員開啟了一個全新的領(lǐng)域。
標簽： UltraScale XILinX 架構(gòu)
上傳時間： 2013-12-23
上傳用戶：小儒尼尼奧
中文版詳情瀏覽：http://www.elecfans.com/emb/fpga/20130715324029.html XILinX UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The XILinX® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The XILinX UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
標簽： UltraScale XILinX 架構(gòu)
上傳時間： 2013-11-21
上傳用戶：wxqman
FPGA 設(shè)計人員在滿足關(guān)鍵時序余量的同時力爭實現(xiàn)更高性能，在這種情況下，存儲器接口的設(shè)計是一個一向構(gòu)成艱難而耗時的挑戰(zhàn)。XILinX FPGA 提供 I/O 模塊和邏輯資源，從而使接口設(shè)計變得更簡單、更可
上傳時間： 2013-11-06
上傳用戶：372825274
3 FPGA設(shè)計流程 完整的FPGA 設(shè)計流程包括邏輯電路設(shè)計輸入、功能仿真、綜合及時序分析、實現(xiàn)、加載配置、調(diào)試。FPGA 配置就是將特定的應(yīng)用程序設(shè)計按FPGA設(shè)計流程轉(zhuǎn)化為數(shù)據(jù)位流加載到FPGA 的內(nèi)部存儲器中，實現(xiàn)特定邏輯功能的過程。由于FPGA 電路的內(nèi)部存儲器都是基于RAM 工藝的，所以當FPGA電路電源掉電后，內(nèi)部存儲器中已加載的位流數(shù)據(jù)將隨之丟失。所以，通常將設(shè)計完成的FPGA 位流數(shù)據(jù)存于外部存儲器中，每次上電自動進行FPGA電路配置加載。 4 FPGA配置原理 以XILinX公司的Qpro Virtex Hi-Rel系列XQV100電路為例，F(xiàn)PGA的配置模式有四種方案可選擇：MasterSerial Mode，Slave Serial Mode，Master selectMAPMode，Slave selectMAP Mode。配置是通過芯片上的一組專/ 復用引腳信號完成的，主要配置功能信號如下： (1)M0、M1、M2：下載配置模式選擇; (2)CLK：配置時鐘信號; (3)DONE：顯示配置狀態(tài)、控制器件啟動;
標簽： XILinX FPGA 集成電路 動態(tài)老化
上傳時間： 2013-11-18
上傳用戶：oojj
本設(shè)計的整體思路是：以XILinX FPGA作為控制中心，通過提取熱釋電紅外傳感器感應(yīng)到的人體紅外線信息，并利用溫度傳感器DS18B20檢測環(huán)境溫度并直接輸出數(shù)字溫度信號給FPGA 進行處理，在LED數(shù)碼管上顯示當前環(huán)境溫度值以及預(yù)設(shè)溫度值。通過獨立鍵盤輸入預(yù)設(shè)溫度值，其中預(yù)設(shè)溫度值只能為整數(shù)形式，檢測到的當前環(huán)境溫度可精確 到小數(shù)點后一位。同時采用PWM脈寬調(diào)制方式來改變直流風扇電機的轉(zhuǎn)速。并通過兩個按鍵改變預(yù)設(shè)溫度值，一個提高預(yù)設(shè)溫度，另一個降低預(yù)設(shè)溫度值。系統(tǒng)結(jié) 構(gòu)框圖如下：
上傳時間： 2013-11-12
上傳用戶：cjf0304
XILinX可編程邏輯器件的高級應(yīng)用與設(shè)計技巧 作者：孫航；出版社：電子工業(yè)出版社 內(nèi)容簡介：介紹了XILinX器件的結(jié)構(gòu)和特性；以及ISE及其輔助設(shè)計工具，嵌入式處理器的原理與設(shè)計，高速串行接口設(shè)計等內(nèi)容。是一本比較全面介紹最新XILinX器件和軟件發(fā)展的書籍。
上傳時間： 2013-11-12
上傳用戶：笨小孩
深入剖析賽靈思（XILinX）All Programmable三大創(chuàng)新器件:賽靈思在 28nm 節(jié)點上推出的多種新技術(shù)為客戶帶來了重大的超前價值，并使賽靈思領(lǐng)先競爭對手整整一代。賽靈思并不是簡單地將現(xiàn)有的 FPGA 架構(gòu)遷移到新的技術(shù)節(jié)點上，而是力求引領(lǐng)多種 FPGA 創(chuàng)新，并率先推出了 All Programmable 3D IC 和 SoC。 今天推出的 All Programmable 產(chǎn)品采用了各種形式的可編程技術(shù)，包括可編程硬件和軟件、數(shù)字信號和模擬混合信號（AMS）、單晶片和多片 3D IC 方案（圖 1）。有了這些全新的 All Programmable 器件，設(shè)計團隊就能進一步提升可編程系統(tǒng)的集成度，提高整體系統(tǒng)性能，降低 BOM 成本，并以更快的速度向市場推出更具創(chuàng)新性的智能產(chǎn)品。
標簽： Programmable XILinX All 賽靈思
上傳時間： 2013-10-29
上傳用戶：1427796291
XILinX v5 95t 開發(fā)板原理圖，XILinX_v5sx95t_schematics(XILinX v5 95t 開發(fā)板原理圖)。
標簽： t_schematics XILinX_v XILinX 95t
上傳時間： 2013-10-21
上傳用戶：dljwq
Abstract: Designers who must interface 1-Wire temperature sensors with XILinX field-programmable gate arrays(FPGAs) can use this reference design to drive a DS28EA00 1-Wire slave device. The downloadable softwarementioned in this document can also be used as a starting point to connect other 1-Wire slave devices. The systemimplements a 1-Wire master connected to a UART and outputs temperature to a PC from the DS28EA00 temperaturesensor. In addition, high/low alarm outputs are displayed from the DS28EA00 PIO pins using LEDs.
標簽： PicoBlaze Create Master XILinX
上傳時間： 2013-11-12
上傳用戶：大三三
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<s id="qsqye"></s>