亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

XILinX

XILinX(賽靈思)是全球領(lǐng)先的可編程邏輯完整解決方案的供應商。XILinX研發(fā)、制造并銷售范圍廣泛的高級集成電路、軟件設(shè)計工具以及作為預定義系統(tǒng)級功能的IP（IntellectualProperty）核。

  • fpga design flow from XILinX

    fpga design flow from XILinX

    標簽： design XILinX fpga flow

    上傳時間： 2013-08-29

    上傳用戶：talenthn

  • 十分鐘學會XILinX FPGA 設(shè)計

    十分鐘學會XILinX FPGA 設(shè)計1.1，內(nèi)容明了，推薦

    標簽： XILinX FPGA 十分

    上傳時間： 2013-09-01

    上傳用戶：18888888888

  • XILinX-FPGA器件管腳說明

    XILinX-FPGA器件管腳說明

    標簽： XILinX-FPGA 器件 管腳

    上傳時間： 2013-09-03

    上傳用戶：牛津鞋

  • XILinX公司的FPGA下載電路連接原理圖

    XILinX公司的FPGA下載電路連接原理圖，對初學EDA者應該有所幫助。

    標簽： XILinX FPGA 電路連接

    上傳時間： 2013-09-03

    上傳用戶：asasasas

  • XILinX virtex fpga設(shè)計指南

    XILinX virtex fpga

    標簽： XILinX virtex fpga 設(shè)計指南

    上傳時間： 2013-09-05

    上傳用戶：448949

  • Interface 8051 to Coolrunner CPLD(XILinX App)

    Interface 8051 to Coolrunner CPLD(XILinX App)

    標簽： Coolrunner Interface XILinX 8051

    上傳時間： 2013-09-05

    上傳用戶：bcjtao

  • XILinX FPGA設(shè)計進階(提高篇）

    XILinX FPGA設(shè)計進階(提高篇）

    標簽： XILinX FPGA 進階

    上傳時間： 2013-09-05

    上傳用戶：fdfadfs

  • 怎樣寫testbench-XILinX

    怎樣寫testbench-XILinX  在ISE 環(huán)境中， 當前資源操作窗顯示了資源管理窗口中選中的資源文件能進行的相關(guān)操作。在資源管理窗口選中了 testbench 文件后，在當前資源操作窗顯示的 ModelSim Simulator 中顯示了4種能進行的模擬操作，分別是：Simulator Behavioral Model（功能仿真）、Simulator Post-translate VHDL Model（翻譯后仿真）、Simulator Post-Map VHDL Model（映射后仿真）、Simulator Post-Place & Route VHDL Model（布局布線后仿真） 。如

    標簽： testbench-XILinX

    上傳時間： 2013-11-14

    上傳用戶：467368609

  • XILinX UltraScale：為您未來架構(gòu)而打造的新一代架構(gòu)

    　　XILinX UltraScale™ 架構(gòu)針對要求最嚴苛的應用，提供了前所未有的ASIC級的系統(tǒng)級集成和容量。 　 　UltraScale架構(gòu)是業(yè)界首次在All Programmable架構(gòu)中應用最先進的ASIC架構(gòu)優(yōu)化。該架構(gòu)能從20nm平面FET結(jié)構(gòu)擴展至16nm鰭式FET晶體管技術(shù)甚至更高的技術(shù)，同 時還能從單芯片擴展到3D IC。借助XILinX Vivado®設(shè)計套件的分析型協(xié)同優(yōu)化，UltraScale架構(gòu)可以提供海量數(shù)據(jù)的路由功能，同時還能智能地解決先進工藝節(jié)點上的頭號系統(tǒng)性能瓶頸。 這種協(xié)同設(shè)計可以在不降低性能的前提下達到實現(xiàn)超過90%的利用率。 　　UltraScale架構(gòu)的突破包括： 　　• 幾乎可以在晶片的任何位置戰(zhàn)略性地布置類似于ASIC的系統(tǒng)時鐘，從而將時鐘歪斜降低達50% 　　• 系統(tǒng)架構(gòu)中有大量并行總線，無需再使用會造成時延的流水線，從而可提高系統(tǒng)速度和容量 　　• 甚至在要求資源利用率達到90%及以上的系統(tǒng)中，也能消除潛在的時序收斂問題和互連瓶頸 　　• 可憑借3D IC集成能力構(gòu)建更大型器件，并在工藝技術(shù)方面領(lǐng)先當前行業(yè)標準整整一代 　　• 能在更低的系統(tǒng)功耗預算范圍內(nèi)顯著提高系統(tǒng)性能，包括多Gb串行收發(fā)器、I/O以及存儲器帶寬 　　• 顯著增強DSP與包處理性能 　　賽靈思UltraScale架構(gòu)為超大容量解決方案設(shè)計人員開啟了一個全新的領(lǐng)域。

    標簽： UltraScale XILinX 架構(gòu)

    上傳時間： 2013-11-17

    上傳用戶：皇族傳媒

  • XILinX UltraScale：新一代架構(gòu)滿足您的新一代架構(gòu)需求（EN）

    　　中文版詳情瀏覽：http://www.elecfans.com/emb/fpga/20130715324029.html 　　XILinX UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture 　 　The XILinX® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. 　　The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. 　　Some of the UltraScale architecture breakthroughs include: 　　• Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% 　 　• Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability 　　• Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization 　　• 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard 　 　• Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets 　　• Greatly enhanced DSP and packet handling 　　The XILinX UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.

    標簽： UltraScale XILinX 架構(gòu)

    上傳時間： 2013-11-13

    上傳用戶：瓦力瓦力hong

主站蜘蛛池模板： 广宗县| 江北区| 呼玛县| 吉水县| 会同县| 凤山县| 满洲里市| 长兴县| 濮阳市| 宜阳县| 沅江市| 同江市| 右玉县| 宜昌市| 盱眙县| 监利县| 句容市| 井研县| 穆棱市| 镇赉县| 响水县| 东乡县| 镇康县| 英吉沙县| 海林市| 永济市| 元阳县| 巩义市| 扶绥县| 海宁市| 呼和浩特市| 大埔区| 金山区| 卓资县| 太保市| 六盘水市| 资阳市| 浪卡子县| 汕尾市| 阿合奇县| 讷河市|