Visual Assist X 10.6.1822.0（VC6.0智能插件）
上傳時間： 2013-12-15
上傳用戶：ysystc670
介紹了軟件動態鏈接技術的概念和特點，提出了基于TI TMS320系列DSP的軟件動態鏈接技術。該技術解決了可重配置的DSP系統中關于軟件二進制目標代碼的動態加載和卸載的問題。采用該技術的軟件重配置方案已成功運用于某多功能通信系統，為基于其他系列DSP的可重構數字處理系統提供了一定的參考，在無人值守設備、多功能信號處理設備方面具有一定的應用價值。
上傳時間： 2013-10-14
上傳用戶：lanwei
軟件無線電的思想已推廣到無線電通信領域, 該技術依托于寬頻段、特性均勻的天線, 高速的ADö DA 芯片,可編程大規模邏輯門陣列, 通用高速的DSP 數字信號處理芯片等硬件技術。介紹了AM 調制和解調的數字化實現方法, 給出了基于TM S320C32 DSP 芯片實現AM 調制解調算法的主要源程序。經測試, 該軟件設計在軟件無線電硬件平臺上運行良好, 整個系統的各項性能指標均達到設計的要求。
上傳時間： 2013-10-09
上傳用戶：xanxuan
MATLAB5[x]入門與提高.
標簽： MATLAB5
上傳時間： 2014-01-25
上傳用戶：fairy0212
《DSP原理及其C編程開發技術》是一本關于數字波形產生、數字濾波器設計、數字信號處理工具及技術應用的最新綜合性教材。全書共包含9章及7個附錄，前8章分別介紹了DSP開發系統、DSK的輸入輸出、C6x系列處理器的體系結構和指令集、有限沖激響應濾波器、無限沖激響應濾波器、快速傅里葉變換、自適應濾波器、程序代碼優化技術等內容，第9章為DSP的應用及學生的一些課程設計。每章開始主要介紹基本理論，然后給出一些具體例子和必要的背景知識，最后給出了一些結論性的實驗。通過大量實驗和工程課題的DSP實時實現實例，該書為讀者提供了學習數字信號處理的快速而實用的方法。為了便于讀者理解，書中提到的所有程序實例都可以從網站上免費下載。
上傳時間： 2013-10-12
上傳用戶：牧羊人8920
中文版詳情瀏覽：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
標簽： UltraScale Xilinx 架構
上傳時間： 2013-11-21
上傳用戶：wxqman
電子發燒友網核心提示：Altera公司昨日宣布，在業界率先在28 nm FPGA器件上成功測試了復數高性能浮點數字信號處理（DSP）設計。獨立技術分析公司Berkeley設計技術有限公司（BDTI）驗證了能夠在 Altera Stratix V和Arria V 28 nm FPGA開發套件上簡單方便的高效實現Altera浮點DSP設計流程，同時驗證了要求較高的浮點DSP應用的性能。本文是BDTI完整的FPGA浮點DSP分析報告。 Altera的浮點DSP設計流程經過規劃，能夠快速適應可參數賦值接口的設計更改，其工作環境包括來自MathWorks的MATLAB和 Simulink，以及Altera的DSP Builder高級模塊庫，支持FPGA設計人員比傳統HDL設計更迅速的實現并驗證復數浮點算法。這一設計流程非常適合設計人員在應用中采用高性能 DSP，這些應用包括，雷達、無線基站、工業自動化、儀表和醫療圖像等。
上傳時間： 2015-01-01
上傳用戶：sunshie
Allegro15[1].X培訓教材
上傳時間： 2014-01-08
上傳用戶：qzhcao
本文是基于Arria V和Cyclone V精度可調DSP模塊的高性能DSP應用與實現（英文資料）
上傳時間： 2013-10-27
上傳用戶：yzy6007
介紹了一種基于DSP和FPGA的磁鐵電源控制器的設計方案，闡述了該控制器硬件系統的組成，包括信號調理電路、中間數據處理部分、后端的驅動電路。同時給出了DSP和FPGA之間通過SPI接口通信的具體流程和輸出PWM波形死區部分的控制流程。設計的磁鐵電源控制器有很好的控制和運算能力，同時具有很好的靈活性和可靠性。
上傳時間： 2013-11-16
上傳用戶：1051290259
