直接型到級(jí)聯(lián)型的形式轉(zhuǎn)換 ％ [b0,B,A]=dir2cas(b,a) ％b 為直接型的分子多項(xiàng)式系數(shù) ％a 為直接型的分母多項(xiàng)式系數(shù) ％b0為增益系數(shù) ％B 為包含各bk的K乘3維實(shí)系數(shù)矩陣 ％A 為包含各ak的K乘3維實(shí)系數(shù)矩陣 ％
標(biāo)簽： 系數(shù) dir cas 多項(xiàng)式
上傳時(shí)間： 2013-12-30
上傳用戶(hù)：agent
有關(guān)B-樹(shù)的刪除添加修改操作
標(biāo)簽： 樹(shù) 刪除 修改 操作
上傳時(shí)間： 2014-11-26
上傳用戶(hù)：llandlu
四選一選擇器,輸入四個(gè),輸出1個(gè).當(dāng)NM=00時(shí)選A 當(dāng)NM=01時(shí)選B 當(dāng)NM=10時(shí)選C 當(dāng)NM=11時(shí)選D
標(biāo)簽： NM 00 01 10
上傳時(shí)間： 2013-12-25
上傳用戶(hù)：woshiayin
實(shí)現(xiàn)一個(gè)B*Tree的添加和查找，輸入數(shù)據(jù)為一組字典文件
標(biāo)簽： Tree
上傳時(shí)間： 2014-01-14
上傳用戶(hù)：我干你啊
本原碼是基于Verilog HDL語(yǔ)言的FPGA原程序，主要用于測(cè)頻率，特點(diǎn)主要是可以更快地測(cè)頻。實(shí)時(shí)性更高。
標(biāo)簽： Verilog FPGA HDL 語(yǔ)言
上傳時(shí)間： 2015-08-04
上傳用戶(hù)：15071087253
本原碼是基于Verilog HDL語(yǔ)言編寫(xiě)的，實(shí)現(xiàn)了SPI接口設(shè)計(jì)，可以應(yīng)用于FPGA,實(shí)現(xiàn)SPI協(xié)議的接口設(shè)計(jì).在MAXII編譯成功,用Modelsim SE 6仿真成功.
標(biāo)簽： Verilog HDL 語(yǔ)言 編寫(xiě)
上傳用戶(hù)：mikesering
于ADuC812的智能無(wú)功補(bǔ)償控制器的研制 一種眼科B型超聲診斷議 SL11R單片機(jī)外部存儲(chǔ)器擴(kuò)展 單片機(jī)復(fù)位電路...支持鍵盤(pán)雙擊事件的C程序設(shè)計(jì)! 一些源程序 FrankLin C51 庫(kù)函數(shù)的一些bug! VC++用ActiveX控件與單片機(jī)串行通信
標(biāo)簽： FrankLin ADuC 812 11R
上傳時(shí)間： 2013-12-10
上傳用戶(hù)：古谷仁美
該系統(tǒng)是B/S結(jié)構(gòu)的，server記載著給用戶(hù)端的信息，client向server上傳信息，各client只能從server上下載信息
標(biāo)簽：
上傳時(shí)間： 2013-12-27
上傳用戶(hù)：aix008
PCB可制造性設(shè)計(jì)探討 Discuss on Manufacturable P C B Design PCB可制造性設(shè)計(jì)探討
標(biāo)簽： Manufacturable PCB Discuss Design
上傳時(shí)間： 2015-08-07
上傳用戶(hù)：dave520l
java做的基于b/s的圖書(shū)管理信息系統(tǒng)，功能全面，適合研究研究，下下來(lái)看吧，不會(huì)后悔的
標(biāo)簽： java 圖書(shū)管理 信息系統(tǒng)
上傳時(shí)間： 2015-08-08
上傳用戶(hù)：lacsx
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<s id="6coqe"></s>
