設計與驗證Verilog HDL【作者：王誠、吳繼華；出版社：人民郵電出版社】 本書以實例講解的方式對HDL語言的設計方法進行介紹。全書共分9章，第1章至第3章主要介紹了Verilog HDL語言的基本概念、設計流程、語法及建模方式等。
上傳時間： 2013-11-19
上傳用戶：bjgaofei
Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數字邏輯電路設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結構描述的語言。這也就是說，既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設計電路的Verilog HDL模型。Verilog模型可以是實際電路的不同級別的抽象。這些抽象的級別和它們對應的模型類型共有以下五種： 系統級（system）：用高級語言結構實現設計模塊的外部性能的模型。 算法級（algorithm）：用高級語言結構實現設計算法的模型。 RTL級（Register Transfer Level）：描述數據在寄存器之間流動和如何處理這些數據的模型。 門級（gate-level）：描述邏輯門以及邏輯門之間的連接的模型。 開關級（switch-level）：描述器件中三極管和儲存節點以及它們之間連接的模型。 一個復雜電路系統的完整Verilog HDL模型是由若干個Verilog HDL模塊構成的，每一個模塊又可以由若干個子模塊構成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶所設計的模塊交互的現存電路或激勵信號源。利用Verilog HDL語言結構所提供的這種功能就可以構造一個模塊間的清晰層次結構來描述極其復雜的大型設計，并對所作設計的邏輯電路進行嚴格的驗證。 Verilog HDL行為描述語言作為一種結構化和過程性的語言，其語法結構非常適合于算法級和RTL級的模型設計。這種行為描述語言具有以下功能： · 可描述順序執行或并行執行的程序結構。 · 用延遲表達式或事件表達式來明確地控制過程的啟動時間。 · 通過命名的事件來觸發其它過程里的激活行為或停止行為。 · 提供了條件、if-else、case、循環程序結構。 · 提供了可帶參數且非零延續時間的任務（task）程序結構。 · 提供了可定義新的操作符的函數結構（function）。 · 提供了用于建立表達式的算術運算符、邏輯運算符、位運算符。 · Verilog HDL語言作為一種結構化的語言也非常適合于門級和開關級的模型設計。因其結構化的特點又使它具有以下功能： - 提供了完整的一套組合型原語（primitive）; - 提供了雙向通路和電阻器件的原語; - 可建立MOS器件的電荷分享和電荷衰減動態模型。 Verilog HDL的構造性語句可以精確地建立信號的模型。這是因為在Verilog HDL中，提供了延遲和輸出強度的原語來建立精確程度很高的信號模型。信號值可以有不同的的強度，可以通過設定寬范圍的模糊值來降低不確定條件的影響。 Verilog HDL作為一種高級的硬件描述編程語言，有著類似C語言的風格。其中有許多語句如：if語句、case語句等和C語言中的對應語句十分相似。如果讀者已經掌握C語言編程的基礎，那么學習Verilog HDL并不困難，我們只要對Verilog HDL某些語句的特殊方面著重理解，并加強上機練習就能很好地掌握它，利用它的強大功能來設計復雜的數字邏輯電路。下面我們將對Verilog HDL中的基本語法逐一加以介紹。
標簽： Verilog_HDL
上傳時間： 2014-12-04
上傳用戶：cppersonal
One of the most misunderstood constructs in the Verilog language is the nonblockingassignment. Even very experienced Verilog designers do not fully understand how nonblockingassignments are scheduled in an IEEE compliant Verilog simulator and do not understand whenand why nonblocking assignments should be used. This paper details how Verilog blocking andnonblocking assignments are scheduled, gives important coding guidelines to infer correctsynthesizable logic and details coding styles to avoid Verilog simulation race conditions
上傳時間： 2013-11-01
上傳用戶：xzt
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術語解釋(TERMS)......... 2 2. Test Point : ATE 測試點供工廠ICT 測試治具使用............ 2 3. 基準點 (光學點) -for SMD:........... 4 4. 標記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項 (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設計............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
上傳時間： 2013-10-29
上傳用戶：1234xhb
并口的EPP協議，與外部的FIFO的empty,full信號共同控制數據傳輸
上傳時間： 2014-01-12
上傳用戶：xiaoyunyun
計算機體系,一個程序員的看法（英文版），英語好的朋友和計算機開發人員推薦讀物（珍藏版)
上傳時間： 2014-01-14
上傳用戶：cc1
本程序功能: DDS文件夾內的程序，完成直接數字頻率合成功能,有正弦,三角,方波三種波形,并能掃頻. 可通過鍵盤操作設置頻率參數和選擇波形種類和控制運行. 由兩部分組成,"C"文件夾內,是用于在 51 單片機上運行的 C語言程序, "Verilog"文件夾內,是用Verilog語言編寫的 FPGA 程序.
上傳時間： 2014-12-06
上傳用戶：cazjing
這是一個FPGA的實驗源碼，可以實現對一段音樂的播放。用Verilog語言編寫的，對初學者會有一定的幫助。
上傳時間： 2014-01-24
上傳用戶：luke5347
在quaters下寫的比較數的大小輸出，verilog語言寫的，具有狀態機和存儲器
上傳時間： 2015-12-02
上傳用戶：dongbaobao
SD卡和AIC23數字音頻輸出實驗, FreeDev Audio Dsp Board采用了TI公司的TVL320AIC23 1、控制接口使用I2C，Quartus中將CS置低（器件地址0011010）。 2、數字音頻接口使用了組件FreeDev_aic23,有三種測試和應用 模式，中斷結合DMA方式能在NIOS II中采集和發送數據。中斷信號 產生于模塊中FIFO緩沖區的半滿信號，讀取數據端口自動清除中斷 請求信號。 3、I2C IP 和FreeDev_aic23 IP分別在Quartus 工程目錄中 4、SD卡讀寫通過SD_DAT0、SD_CLK、SD_CMD三個PIO信號線用軟件 控制時序。 5、該范例讀SD卡數據，通過DMA將Buffer數據送到FreeDev_aic23的 FIFO中實現數據播放。 6、SD卡中的數據必須是以48K*16bit保存的采樣數據。數據可以通過SD讀卡器寫入。
上傳時間： 2013-12-09
上傳用戶：aix008
