Verilog語言描述的Intel8255 IP Core，本人已經在某項目中經過了物理驗證的，可直接用于FPGA綜合或ASIC綜合。
標簽： Verilog Intel 8255 Core
上傳時間： 2013-12-18
上傳用戶：gonuiln
8*8位的fifo數據緩沖器的vhdl源程序。經過quartus ii 6.0 驗證成功。
標簽： quartus fifo vhdl 6.0
上傳時間： 2014-11-27
上傳用戶：athjac
這是一個用verilog語言設計的數字頻率及的源代碼，上傳一下，供大家研究
標簽： verilog 語言 數字頻率 源代碼
上傳時間： 2013-12-23
上傳用戶：tianjinfan
用verilog hdl實現的VGA顯示彩條信號，其中包括VGA時序、豎彩條、橫彩條、棋盤格
標簽： verilog hdl VGA 信號
上傳時間： 2016-06-29
上傳用戶：yangbo69
16×4bit的FIFO設計,VHDL語言編的的，能在ISE上仿真出來結果。
標簽： 4bit FIFO VHDL 語言
上傳時間： 2016-07-01
上傳用戶：FreeSky
javascript範例show 表單設計.動態表現
標簽： javascript show
上傳時間： 2016-07-02
上傳用戶：pompey
cmos數據到fifo再到usb的fifo部分程序(68013a)
標簽： fifo 68013a cmos usb
上傳用戶：zwei41
8051利用iic通訊協定讀寫device.採用ASM語言撰寫
標簽： device 8051 iic ASM
上傳時間： 2013-12-03
上傳用戶：zhangyi99104144
使用16f873來設定adi的HDMI轉RGB的chip設定參數值。
標簽： 16f873 HDMI chip adi
上傳時間： 2013-12-17
上傳用戶：sqq
用Verilog HDL編寫的0832源程序，實現對0832實現D/A轉換。也可方便地轉換為vhdl源程序。
標簽： Verilog 0832 HDL 編寫
上傳時間： 2013-11-25
上傳用戶：qiao8960
蟲蟲下載站版權所有 京ICP備2021023401號-1
