Verilog實現(xiàn)的DDS正弦信號發(fā)生器和測頻測相模塊，DDS模塊可產生兩路頻率和相位差均可預置調整的值正弦波，頻率范圍為20Hz-5MHz，相位范圍為0°-359°，測量的數(shù)據(jù)通過引腳傳輸給單片機，單片機進行計算和顯示。
標簽： Verilog DDS 正弦信號發(fā)生器 模塊
上傳時間： 2013-12-09
上傳用戶：epson850
This application report describes the use of Timer_A3 to decode RC5 and SIRC TV IR remote control signals. The decoder described in this report is interrupt-driven and operates a background function using specific features the Timer_A3. Only a small portion of the MSP430 CPU?s nonreal-time resources is used. Specific hardware bit-latching capabilities of the Timer_A3 module are used for real-time decoding of the IR data signal, independent and asynchronous to the CPU. CPU activity and power consumption are kept to an absolute minimum level. The Timer_A3 decoder implementation also allows other tasks to occur simultaneously if required. The solutions provided are written specifically for MSP430x11x(1) and MSP430x12x derivatives, but can be adapted to any other MSP430 incorporating Timer_A3. 電視遙控器設計基於MSP430
標簽： application describes Timer_A control
上傳時間： 2014-01-01
上傳用戶：qq21508895
在微型計算機系統(tǒng)中, CPU與外部的基本通信方式有兩種,一種是并行通信即數(shù)據(jù)的各位同 時傳送,其優(yōu)點是傳輸速度較快,但數(shù)據(jù)有多少位就需要多少條傳送線 而串行通信中數(shù)據(jù)一位一位順序傳 送,能節(jié)省傳送線. 用Verilog HDL語言實現(xiàn)了串并、并串通信接口之間的轉換
標簽： 傳送 數(shù)據(jù) CPU 微型計算機
上傳時間： 2013-12-24
上傳用戶：aysyzxzm
在Visual C++環(huán)境下編譯/基于微軟DDK工具包開發(fā)的一個WDM設備驅動程序范例,體現(xiàn)了WDM驅動編程的基本步驟和方法. 使用方法: 編譯時需要Windows98 DDK 或 Windows 2000 DDK 及 VC 6.0，SoftIce 4.0(推薦） 另外，在編譯中要改變路徑設置，缺省時為e:\tan\hellow\hellowdm,DDK,SoftIce的路 徑也要正確。 編以后，啟動控制面版中的“添加新硬件”，選擇“其它設備”，點擊“從磁盤安裝” 在找到上述目錄下的hellowdm.inf,在安裝中指定hellowdm.sys的路徑即可。 安裝好后可在控制面板的“系統(tǒng)”中看到此設備。 文件說明： hellowdm.dsw 為主工作文件 testhello目錄 為客戶端程序
上傳時間： 2016-01-11
上傳用戶：qlpqlq
本書在高階技術(尤涉作業(yè)系統(tǒng)核心)方面居崇高位,不少名書也常推薦此書以補不足。本書基本以作業(yè)系統(tǒng)觀念為主，輔以範例驗證之。讀者群設定在具備32位元Windows程式經驗者。"Richter在實作技巧是位高手。諸君，試安裝本書所附光碟片你就知道了，我只能用華麗兩字來形容。"引自臺灣候杰先生語。
上傳時間： 2014-12-03
上傳用戶：agent
本書簡要介紹了Verilog硬件描述語言的基礎知識，包括語言的基本內容和基本結構 ，以及利用該語言在各種層次上對數(shù)字系統(tǒng)的建模方法。書中列舉了大量實例，幫助讀者掌握語言本身和建模方法，對實際數(shù)字系統(tǒng)設計也很有幫助。
上傳時間： 2014-01-22
上傳用戶：cainaifa
Verilog源代碼,實現(xiàn)串并轉換，學Verilog的不錯的基本例程
上傳時間： 2016-05-04
上傳用戶：xymbian
windows核心編程chm附源代碼 本書在高階技術(尤涉作業(yè)系統(tǒng)核心)方面居崇高位,不少名書也常推薦此書以補不足。本書基本以作業(yè)系統(tǒng)觀念為主，輔以範例驗證之。讀者群設定在具備32位元Windows程式經驗者。"Richter在實作技巧是位高手。諸君，試安裝本書所附光碟片你就知道了，我只能用華麗兩字來形容。"引自臺灣候杰先生語。
上傳時間： 2014-07-06
上傳用戶：水口鴻勝電器
本書簡要介紹了Verilog硬件描述語言的基礎知識，包括語言的基本內容和基本結構 ，以及利用該語言在各種層次上對數(shù)字系統(tǒng)的建模方法。書中列舉了大量實例，幫助讀者掌握語言本身和建模方法，對實際數(shù)字系統(tǒng)設計也很有幫助。本書是Verilog HDL的初級讀本，適用于作為計算機、電子、電氣及自控等專業(yè)相關課程的教材，也可供有關的科研人員作為參考書。
上傳時間： 2013-12-20
上傳用戶：vodssv
Verilog編程，利用FPGA實現(xiàn)兩路正弦波的信號輸出，也可以擴展成六路正弦輸出
上傳時間： 2014-01-10
上傳用戶：阿四AIR
