亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

VerILog

VerILogHDL是一種硬件描述語言,以文本形式來描述數字系統硬件的結構和行為的語言,用它可以表示邏輯電路圖、邏輯表達式,還可以表示數字邏輯系統所完成的邏輯功能。VerILogHDL和VHDL是世界上最流行的兩種硬件描述語言,都是在20世紀80年代中期開發出來的。前者由GatewayDesignAutomation公司(該公司于1989年被Cadence公司收購)開發。兩種HDL均為IEEE標準。[1]
主站蜘蛛池模板: 琼结县| 鄯善县| 阳新县| 锦州市| 阿拉尔市| 乌鲁木齐市| 大新县| 保康县| 上饶县| 大英县| 临漳县| 安仁县| 北安市| 铜川市| 固始县| 宁化县| 遂宁市| 封丘县| 丰台区| 衡南县| 江川县| 通城县| 百色市| 久治县| 林周县| 酒泉市| 马山县| 崇左市| 英德市| 北碚区| 东源县| 义马市| 关岭| 昂仁县| 濉溪县| 宜良县| 沁源县| 泉州市| 汤阴县| 沂水县| 泰和县|