亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

VerILog

VerILogHDL是一種硬件描述語言,以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言,用它可以表示邏輯電路圖、邏輯表達(dá)式,還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。VerILogHDL和VHDL是世界上最流行的兩種硬件描述語言,都是在20世紀(jì)80年代中期開發(fā)出來的。前者由GatewayDesignAutomation公司(該公司于1989年被Cadence公司收購)開發(fā)。兩種HDL均為IEEE標(biāo)準(zhǔn)。[1]
主站蜘蛛池模板: 琼中| 华阴市| 湖州市| 平湖市| 玉龙| 洞头县| 临城县| 来凤县| 道真| 杭锦旗| 娄底市| 黔江区| 临西县| 秀山| 临夏县| 鹤岗市| 富锦市| 湟源县| 邮箱| 报价| 江孜县| 佛教| 徐闻县| 仁怀市| 卓资县| 苏尼特右旗| 和静县| 聊城市| 萍乡市| 武穴市| 西乌| 枣庄市| 陆丰市| 平泉县| 鹿邑县| 措勤县| 邯郸市| 化德县| 宁都县| 务川| 武邑县|