亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

VerILog

VerILogHDL是一種硬件描述語言,以文本形式來描述數(shù)字系統(tǒng)硬件的結構和行為的語言,用它可以表示邏輯電路圖、邏輯表達式,還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。VerILogHDL和VHDL是世界上最流行的兩種硬件描述語言,都是在20世紀80年代中期開發(fā)出來的。前者由GatewayDesignAutomation公司(該公司于1989年被Cadence公司收購)開發(fā)。兩種HDL均為IEEE標準。[1]
主站蜘蛛池模板: 和静县| 浪卡子县| 宿迁市| 江山市| 雅江县| 文登市| 武城县| 博乐市| 滕州市| 成武县| 璧山县| 潮安县| 拉萨市| 平顶山市| 合山市| 英吉沙县| 通江县| 韶山市| 鹿邑县| 慈利县| 淮南市| 扶沟县| 长沙县| 屏南县| 闽侯县| 巫溪县| 西贡区| 南通市| 贺州市| 白朗县| 丁青县| 高密市| 兰考县| 丰都县| 晋中市| 平塘县| 沂水县| 苍溪县| 花莲市| 商城县| 庆城县|