用VHDL語言在FPGA上實現(xiàn)浮點運算,大家共享
標(biāo)簽: VHDL FPGA 語言 浮點運算
上傳時間: 2013-08-19
上傳用戶:epson850
VHDL設(shè)計的ds18b20的測溫程序,歡迎測試請不要直接復(fù)制,可能不好顯示。
標(biāo)簽: VHDL 18b b20 18
上傳時間: 2013-08-20
上傳用戶:zjwangyichao
一個關(guān)于4CAN卡的硬件程序,用VHDL編寫.就是4路CAN總線
標(biāo)簽: VHDL CAN 硬件 程序
上傳用戶:jiiszha
基于CPLD XC95018開發(fā)的一段VHDL代碼,可實現(xiàn)多個8051單片機互相通訊,對多單片機系統(tǒng)的設(shè)計很有參考價值
標(biāo)簽: 95018 CPLD VHDL XC
上傳用戶:qijian11056
這是一個使用VHDL語言設(shè)計的電梯控制程序,里面還有仿真時序圖。
標(biāo)簽: VHDL 語言 電梯控制 程序
上傳用戶:希醬大魔王
對CPLD學(xué)習(xí)者有幫助,既講解了硬件的結(jié)構(gòu),又講述了VHDL語言的應(yīng)用
標(biāo)簽: CPLD VHDL 硬件結(jié)構(gòu) 語言
上傳用戶:leyesome
基于cpld的pwm控制設(shè)計\r\n采用vhdl.verilog語言設(shè)計\r\n對大家比較有用
標(biāo)簽: verilog cpld vhdl pwm
上傳用戶:sk5201314
用VHDL語言寫的程序包含如下功能:1.鍵盤掃描2.控制AD轉(zhuǎn)換3.產(chǎn)生PWM信號與51系列CPU接口,接在51地址數(shù)據(jù)總線上,單片機通過訪問地址總線上的數(shù)據(jù)寄存器來控制CPLD
標(biāo)簽: VHDL 語言 上傳時間: 2013-08-20
上傳用戶:liuqy
國外最新出版的高級VHDL設(shè)計指南,內(nèi)容新,對從事VHDL設(shè)計的人員很有幫助,:)。
標(biāo)簽: VHDL 設(shè)計指南
上傳時間: 2013-08-21
上傳用戶:363186
用FPGA實現(xiàn)RS232通信,此代碼是用VHDL語言編寫,非常有用的好東東啊
標(biāo)簽: FPGA VHDL 232 RS
上傳用戶:爺?shù)臍赓|(zhì)
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1