·詳細(xì)說明：《VHDL實(shí)用教程》潘 松 王國(guó)棟 編著 PDF文件（完整的）
標(biāo)簽： VHDL 實(shí)用教程
上傳時(shí)間： 2013-05-29
上傳用戶：m62383408
·VHDL 程序設(shè)計(jì)
標(biāo)簽： VHDL nbsp 程序設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：c12228
基于VHDL波形信號(hào)發(fā)生器,含有quartus工程文件。可以直接運(yùn)行。
標(biāo)簽： VHDL 波形 信號(hào)發(fā)生器
上傳用戶：jeffery
6進(jìn)制計(jì)數(shù)器VHDL程序 --文件名：counter6.vhd。 --功能：6進(jìn)制計(jì)數(shù)器，有進(jìn)位C
標(biāo)簽： VHDL 進(jìn)制計(jì)數(shù)器 程序
上傳用戶：蠢蠢66
10進(jìn)制計(jì)數(shù)器VHDL程序 --文件名：counter10.vhd。 --功能：10進(jìn)制計(jì)數(shù)器，有進(jìn)位C
上傳時(shí)間： 2013-07-18
上傳用戶：2525775
24進(jìn)制計(jì)數(shù)器VHDL程序 --文件名：counter24.vhd。 --功能：24進(jìn)制計(jì)數(shù)器。
上傳時(shí)間： 2013-05-19
上傳用戶：shizhanincc
用VHDL語(yǔ)言實(shí)現(xiàn)的基于FPGA的交換機(jī)設(shè)計(jì)
標(biāo)簽： VHDL FPGA 語(yǔ)言 交換機(jī)
上傳用戶：歸海惜雪
異步通信起始位正確檢測(cè)的VHDL實(shí)現(xiàn)，圖式基本格式，詳解設(shè)計(jì)過程。
標(biāo)簽： VHDL 異步通信 正 檢測(cè)
上傳時(shí)間： 2013-06-06
上傳用戶：moerwang
本文介紹了如何用VHDL進(jìn)行DDS的設(shè)計(jì)，其中關(guān)鍵的相位累加器，正弦信號(hào)發(fā)生器等用VHDL描述
標(biāo)簽： VHDL DDS
上傳時(shí)間： 2013-08-05
上傳用戶：新手無憂
VHDL source codes of the FPGA64, a fpga implementation of the C64 computer. Version for the c-one fpga board.
標(biāo)簽： FPGA VHDL 64 源代碼
上傳用戶：wwwe
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
