亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

VHDL-AMS

VHDL-AMS是VHDL的一個分支,它支持模擬、數(shù)字、數(shù)模混合電路系統(tǒng)的建模與仿真。
  • VHDL與數(shù)字電路設(shè)計(jì)-492頁-7.0M.pdf

    專輯類-可編程邏輯器件相關(guān)專輯-96冊-1.77G VHDL與數(shù)字電路設(shè)計(jì)-492頁-7.0M.pdf

    標(biāo)簽: VHDL 492 7.0

    上傳時(shí)間: 2013-04-24

    上傳用戶:xuan‘nian

  • VHDL硬件描述語言-497頁-2.3M-e文-PDF版.pdf

    專輯類-可編程邏輯器件相關(guān)專輯-96冊-1.77G VHDL硬件描述語言-497頁-2.3M-e文-PDF版.pdf

    標(biāo)簽: VHDL 497 2.3 M-e

    上傳時(shí)間: 2013-04-24

    上傳用戶:cath

  • LCD控制VHDL程序與仿真.rar

    開發(fā)板上已經(jīng)調(diào)試過的LCD控制VHDL程序與仿真

    標(biāo)簽: VHDL LCD 控制

    上傳時(shí)間: 2013-07-21

    上傳用戶:hhkpj

  • LCD控制VHDL程序與仿真修改.rar

    開發(fā)板上已經(jīng)調(diào)試過的LCD控制VHDL程序與仿真修改

    標(biāo)簽: VHDL LCD 控制

    上傳時(shí)間: 2013-06-12

    上傳用戶:kr770906

  • 用一片CPLD實(shí)現(xiàn)數(shù)字鎖相環(huán),用VHDL或V語言.rar

    用一片CPLD實(shí)現(xiàn)數(shù)字鎖相環(huán),用VHDL或V語言

    標(biāo)簽: CPLD VHDL 數(shù)字鎖相環(huán)

    上傳時(shí)間: 2013-05-27

    上傳用戶:hewenzhi

  • VHDL設(shè)計(jì)指南.rar

    vhdl的參考書,書中有vhdl的語法介紹,vhdl的深入學(xué)習(xí),很詳細(xì),英文版 的,可供參考

    標(biāo)簽: VHDL 設(shè)計(jì)指南

    上傳時(shí)間: 2013-07-14

    上傳用戶:580231

  • 基于VHDL語言設(shè)計(jì)數(shù)字頻率計(jì).rar

    基于VHDL的數(shù)字頻率計(jì)的設(shè)計(jì)(非常的實(shí)用

    標(biāo)簽: VHDL 語言 數(shù)字頻率計(jì)

    上傳時(shí)間: 2013-06-06

    上傳用戶:我們的船長

  • VHDL語言基礎(chǔ).rar

    1、VHDL語言概述 2、VHDL語言程序?qū)嶓w 3、VHDL語言程序結(jié)構(gòu)體

    標(biāo)簽: VHDL 語言

    上傳時(shí)間: 2013-04-24

    上傳用戶:erkuizhang

  • VHDL硬件描述語言.rar

    本書全面的介紹了VHDL硬件描述語言的基本知識和利用VHDL語言進(jìn)行數(shù)字電路系統(tǒng)設(shè)計(jì)的方法。

    標(biāo)簽: VHDL 硬件描述語言

    上傳時(shí)間: 2013-07-30

    上傳用戶:long14578

  • 基于FPGA的MCS51核的VHDL語言設(shè)計(jì)與實(shí)現(xiàn).rar

    本文以研究嵌入式微處理器為主,自主地設(shè)計(jì)了能夠運(yùn)行MCS-51系列單片機(jī)指令的MCU系統(tǒng)。系統(tǒng)采用了VHDL 語言與原理框圖的綜合設(shè)計(jì)方法,并且在Altera公司的FPGA上通過驗(yàn)證。論文深入地研究了微處理器的指令系統(tǒng)和數(shù)據(jù)地址通路,采用VHDL 語言完成了取指單元,指令譯碼器單元,存儲器單元和邏輯運(yùn)算單元的電路模塊的設(shè)計(jì)與實(shí)現(xiàn);研究了控制單元的實(shí)現(xiàn)方法和基于全局狀態(tài)機(jī)的設(shè)計(jì)理論,采用硬件描述語言完成了對各個控制線的相關(guān)設(shè)計(jì)與實(shí)現(xiàn)。論文通過原理示意圖和示例代碼的演示,著重介紹了指令譯碼器的實(shí)現(xiàn)方式,基于此種方式形成的譯碼電路還能夠?qū)崿F(xiàn)更為復(fù)雜的CISC指令。 本系統(tǒng)采用分模塊的設(shè)計(jì)方式,把具有相同功能的邏輯電路集中到一個框圖里,使得系統(tǒng)的可移植性大大地提高。系統(tǒng)還采用層次框圖的設(shè)計(jì)方式,把明顯地具有主從關(guān)系的電路放在不同的層次里,這也使得系統(tǒng)模塊功能的可擴(kuò)展性大大地增強(qiáng)。內(nèi)部邏輯共分為數(shù)據(jù)存儲器模塊;程序存儲器模塊;時(shí)序控制模塊;特殊功能寄存器模塊和Core核心模塊這五個部分,文中對各個模塊的設(shè)計(jì)作了詳細(xì)的介紹。本文在最后對已實(shí)現(xiàn)的部分典型指令進(jìn)行了邏輯仿真測試,測試結(jié)果表明,本文所設(shè)計(jì)的MCU系統(tǒng)能夠如預(yù)期地執(zhí)行相應(yīng)的指令。在指令執(zhí)行的過程中,相應(yīng)寄存器和總線上的值也均符合設(shè)計(jì)要求,實(shí)現(xiàn)了設(shè)計(jì)目標(biāo)。

    標(biāo)簽: FPGA VHDL MCS

    上傳時(shí)間: 2013-05-20

    上傳用戶:2525775

主站蜘蛛池模板: 桃源县| 南华县| 日土县| 连平县| 保亭| 崇仁县| 昌吉市| 四子王旗| 庆安县| 长子县| 广安市| 克什克腾旗| 类乌齐县| 东兰县| 和静县| 云梦县| 建始县| 大宁县| 南皮县| 岱山县| 始兴县| 英超| 尼勒克县| 耿马| 南投县| 新余市| 丽水市| 扎兰屯市| 藁城市| 白银市| 顺昌县| 承德市| 紫云| 牟定县| 乌苏市| 怀集县| 贡觉县| 长治县| 怀远县| 嘉峪关市| 区。|