VHDL語(yǔ)言編寫(xiě)的DAC0832代碼，簡(jiǎn)短而又易懂，可供參考
標(biāo)簽： VHDL 0832 DAC 語(yǔ)言
上傳時(shí)間： 2013-08-21
上傳用戶：hullow
用fpga實(shí)現(xiàn)dsp 的fft算法 其中有幾個(gè)文檔文件和用vhdl寫(xiě)的1024點(diǎn)的fft代碼
標(biāo)簽： fft fpga 1024 vhdl
上傳時(shí)間： 2013-08-22
上傳用戶：ukuk
VHDL 源程序 開(kāi)發(fā)環(huán)境：MAXPLUS II 10.2
標(biāo)簽： MAXPLUS VHDL 10.2 II
上傳用戶：
學(xué)習(xí)vhdl硬件描述語(yǔ)言的一些例子的原代碼，比較全面，相信對(duì)初學(xué)者很有幫助
標(biāo)簽： vhdl 硬件描述語(yǔ)言 代碼
上傳時(shí)間： 2013-08-23
上傳用戶：四只眼
通過(guò)fpga產(chǎn)生時(shí)鐘的VHDL源碼，QII7.1下調(diào)試通過(guò)
標(biāo)簽： fpga VHDL 時(shí)鐘 源碼
上傳時(shí)間： 2013-08-24
上傳用戶：wtrl
atmel公司arm926 開(kāi)發(fā)辦cpld源代碼vhdl寫(xiě)的，\r\n供大家參考
標(biāo)簽： atmel cpld vhdl arm
上傳用戶：wkchong
用VHDl設(shè)計(jì)UART的文章，使用QuartusII平臺(tái)
標(biāo)簽： VHDl UART
上傳用戶：sc965382896
vc++與vhdl代碼,cpld接受pc串口指令,輸出pwm信號(hào)控制伺服電機(jī).雙通道,各128級(jí).使用了擴(kuò)展ascii碼
標(biāo)簽： vhdl vc 代碼
上傳時(shí)間： 2013-08-26
上傳用戶：851197153
深圳優(yōu)龍公司PXA270的cpld的vhdl邏輯代碼，
標(biāo)簽： cpld vhdl PXA 270
上傳用戶：松毓336
多個(gè)Verilog和vhdl程序例子，可以作為初學(xué)者參考實(shí)例，按照電路結(jié)構(gòu)寫(xiě)出HDL代碼
標(biāo)簽： Verilog vhdl 程序
上傳用戶：athjac
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<abbr id="wmmey"></abbr>
