1位全加器的vhdl設計 通過兩個半加起實現
標簽： vhdl 全加器
上傳時間： 2017-01-12
上傳用戶：徐孺
用vhdl語句描述4位等值比較器，4選1多路選擇器，8位奇偶校驗電路功能
標簽： vhdl 比較器
上傳時間： 2014-01-15
上傳用戶：FreeSky
用vhdl語言編寫設計8位總線收發器，很不錯，大家快下啊
標簽： vhdl 8位 語言 編寫
上傳時間： 2017-01-15
上傳用戶：ztj182002
這是用VHDL語言編寫的3-8編碼器，可以看到程序簡單可行
標簽： VHDL 語言 編寫 編碼器
上傳時間： 2017-01-19
上傳用戶：愛死愛死
vhdl編程 實現移位寄存器 左移動和右移動
標簽： vhdl 移動 編程 移位寄存器
上傳時間： 2017-01-21
上傳用戶：sxdtlqqjl
vhdl編程 實現移位寄存器。左移和右移
標簽： vhdl 編程 移位寄存器
上傳用戶：GavinNeko
上傳用戶：aig85
帶有同步預置的加載左右移位寄存器VHDL源代碼
標簽： VHDL 預置 移位寄存器 源代碼
上傳時間： 2013-12-09
上傳用戶：xsnjzljj
2選1多路選擇器的VHDL完整描述，即可以直接綜合出實現相應功能的邏輯電路及其功能器件。圖6-1是此描述對應的邏輯圖或者器件圖
標簽： VHDL 多路 選擇器
上傳時間： 2017-01-24
上傳用戶：源弋弋
vhdl實現一個4位十進制加法技術器。。。上傳源代碼，和大家分享
標簽： vhdl 十進制 加法 源代碼
上傳時間： 2013-12-01
上傳用戶：chenlong
蟲蟲下載站版權所有 京ICP備2021023401號-1
