用vhdl語(yǔ)言實(shí)現(xiàn)樂(lè)曲演奏器的設(shè)計(jì) 這是學(xué)習(xí)VHDL語(yǔ)言的經(jīng)典例子
標(biāo)簽： vhdl VHDL 語(yǔ)言
上傳時(shí)間： 2016-02-09
上傳用戶：qb1993225
基于vhdl的數(shù)控分頻器設(shè)計(jì)的源代碼及仿真
標(biāo)簽： vhdl 數(shù)控 分頻器 仿真
上傳時(shí)間： 2016-02-11
上傳用戶：410805624
VHDL經(jīng)典案例源碼 有至少20個(gè)經(jīng)典案例,如:自動(dòng)售貨機(jī),分頻器
標(biāo)簽： VHDL 案例 分頻器 源碼
上傳時(shí)間： 2013-12-01
上傳用戶：獨(dú)孤求源
好東西,算牌器,可以讓你在打牌的時(shí)候更加的得心應(yīng)手.
標(biāo)簽：
上傳時(shí)間： 2016-02-16
上傳用戶：youth25
VHDL實(shí)現(xiàn)的奇偶校驗(yàn)功能模塊和一個(gè)外設(shè)配置寄存器的設(shè)計(jì)實(shí)例。
標(biāo)簽： VHDL 奇偶校驗(yàn) 外設(shè) 模塊
上傳用戶：wfl_yy
PSK調(diào)制解調(diào)器的設(shè)計(jì) 我的課程設(shè)計(jì) 基于VHDL語(yǔ)言的設(shè)計(jì)與仿真
標(biāo)簽： VHDL PSK 調(diào)制解調(diào)器 語(yǔ)言
上傳時(shí)間： 2016-02-17
上傳用戶：chenbhdt
基于VHDL語(yǔ)言 智力搶答器的設(shè)計(jì) 本人的課程設(shè)計(jì)
標(biāo)簽： VHDL 語(yǔ)言 搶答器
上傳時(shí)間： 2014-01-24
上傳用戶：1109003457
譯碼器的邏輯功能是將已賦予特定含義的一組二進(jìn)制輸入代碼的原意"翻譯"出來(lái),變成對(duì)應(yīng)的輸出高低電平信號(hào).該程序?yàn)?-8譯碼器.基于VHDL,其開(kāi)發(fā)環(huán)境是MAXPLUS2.
標(biāo)簽： MAXPLUS VHDL 譯碼器 二進(jìn)制
上傳時(shí)間： 2013-12-23
上傳用戶：lepoke
4位數(shù)值比較器MC14585B.能夠?qū)蓚€(gè)輸入信號(hào)比較的各種情況送到輸出端口上.本程序基于VHDL語(yǔ)言,開(kāi)發(fā)環(huán)境是MAXPLUS2
標(biāo)簽： MAXPLUS2 14585 VHDL MC
上傳時(shí)間： 2016-03-09
上傳用戶：363186
6端口寄存器IP內(nèi)核VHDL源代碼，所需的開(kāi)發(fā)環(huán)境是QUARTUS II 6.0。
標(biāo)簽： VHDL 端口 寄存器 IP內(nèi)核
上傳時(shí)間： 2016-03-14
上傳用戶：hoperingcong
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
