將VHDL設計轉換成Verilog設計的程式
標簽： Verilog VHDL 程式
上傳時間： 2016-01-18
上傳用戶：wkchong
JPEG的硬體設計採用的是VHDL設計,有源碼
標簽： JPEG VHDL 有源
上傳用戶：agent
使用FPGA設計WiMax接收機之OFDM同步硬體電路(內附VHDL code)
標簽： WiMax FPGA OFDM VHDL
上傳時間： 2016-01-22
上傳用戶：zhuyibin
用VHDL設計的7人的搶答器,優點是代碼簡單,特別適合初學著作為練習和增強代碼編寫能力的練習,好處
標簽： VHDL 代碼 搶答器 編寫
上傳時間： 2016-01-26
上傳用戶：ggwz258
2級流水線實現的8位全加器的VHDL代碼，適用于altera系列的FPGA/CPLD
標簽： VHDL 流水線 8位 全加器
上傳時間： 2014-06-15
上傳用戶：zhanditian
任意整數分頻器的vhdl源程序,放心使用. 無版權問題,歡迎copy.
標簽： vhdl copy 整數 分頻器
上傳時間： 2016-01-28
上傳用戶：372825274
基于fpga和sopc的用VHDL語言編寫的EDA7段數碼顯示譯碼器
標簽： fpga VHDL EDA7 sopc
上傳時間： 2014-03-08
上傳用戶：bjgaofei
基于fpga和sopc的用VHDL語言編寫的EDA8段數碼顯示譯碼器
標簽： fpga VHDL EDA8 sopc
上傳時間： 2013-11-27
上傳用戶：chfanjiang
基于fpga和sopc的用VHDL語言編寫的EDA數控分頻器
標簽： fpga VHDL sopc EDA
上傳時間： 2014-01-03
上傳用戶：yan2267246
基于fpga和sopc的用VHDL語言編寫的EDA比較器和D/A器件實現
上傳時間： 2013-12-15
上傳用戶：xz85592677
蟲蟲下載站版權所有 京ICP備2021023401號-1
