電路分析是每個硬件工程師必備手段,如何分析好電路才能設(shè)計出更好的電路
標簽: 電路分析基礎(chǔ)
上傳時間: 2013-04-24
上傳用戶:dianxin61
自上個世紀九十年代以來,我國著名學者、現(xiàn)中國科學院院士、清華大學陳難先教授等人使用無窮級數(shù)的Mobius反演公式解決了一系列重要的應(yīng)用物理中的逆問題,例如費米體系逆問題、信號處理等,開創(chuàng)了應(yīng)用、推廣數(shù)論中的Mobius變換解決物理學中各種逆問題的巧妙方法,其工作在1990年得到了世界著名的《NATURE》雜志的整版專評與高度評價。華僑大學蘇武潯、張渭濱教授等則把Mobius變換的方法應(yīng)用于幾種常用波形(包括周期矩形脈沖,奇偶對稱方波和三角波等)的傅立葉級數(shù)的逆變換運算,得到正、余弦函數(shù)及一般周期信號的各種常用波形的信號展開;并求得了與各種常用波形信號函數(shù)族相正交的函數(shù)族,以用于各展開系數(shù)的計算與信息的解調(diào);而后把它們應(yīng)用到通信系統(tǒng)中,提出了一種新的通信系統(tǒng),即新型Chen-Mobius通信系統(tǒng)。 在新型通信系統(tǒng)中,把這種正交函數(shù)族應(yīng)用于系統(tǒng)的相干調(diào)制解調(diào)中,取代傳統(tǒng)通信系統(tǒng)中調(diào)制解調(diào)所采用的三角正交函數(shù)族。正是這種正交函數(shù)族使得通信系統(tǒng)的傳輸性能大大提高,保密性加強,而且正交函數(shù)族產(chǎn)生很方便。 本文從軟件仿真和硬件實現(xiàn)兩個方面對Chen-Mobius通信系統(tǒng)進行了驗證。首先,利用MATLAB軟件構(gòu)建Chen-Mobius數(shù)字通信系統(tǒng),通過計算機編程,對Chen-Mobius單路、四路和八路的數(shù)字通信系統(tǒng)進行仿真分析,對該系統(tǒng)在不同信噪比情況下的錯誤概率進行了計算,并繪出了信噪比-錯誤概率曲線;其次,在QuartusⅡ軟件平臺上,利用VHDL語言文本輸入和原理圖輸入的方法構(gòu)建Chen-Mobius數(shù)字通信系統(tǒng),對該系統(tǒng)進行了仿真,包括設(shè)計綜合、引腳分配、仿真驗證、時序分析等;再次,在QuartusⅡ軟件仿真的基礎(chǔ)上,在Altera公司的Stratix GX芯片上,實現(xiàn)了硬件的編程和下載,從而完成了Chen-Mobius數(shù)字通信系統(tǒng)的FPGA實現(xiàn);最后,從MATLAB軟件仿真和硬件實現(xiàn)的結(jié)果出發(fā),通過分析系統(tǒng)的性能,簡單展望了Chen-Mobius數(shù)字通信系統(tǒng)的應(yīng)用前景。 本文通過軟件仿真得到了Chen-Mobius數(shù)字通信系統(tǒng)的信噪比-錯誤概率曲線,從理論上驗證了該系統(tǒng)的強的抗干擾能力;利用FPGA完成了系統(tǒng)的硬件實現(xiàn),從實際上驗證了該系統(tǒng)的可實現(xiàn)性。從兩方面都可以說明,Chen-Mobius通信系統(tǒng)雖然只是一個新的起點,但它卻預(yù)示著光明的應(yīng)用前景。
標簽: ChenMobius MATLAB FPGA 數(shù)字通信系統(tǒng)
上傳時間: 2013-05-19
上傳用戶:sa123456
本文實現(xiàn)了GPS中頻信號處理的整體設(shè)計方案。該方案使用Zarlink公司的GP2015射頻芯片和FPGA共同搭建硬件系統(tǒng),用于實現(xiàn)GPS定位功能。其中GP2015芯片作為GPS信號接收前端,F(xiàn)PGA作為系統(tǒng)搭建和算法實現(xiàn)的平臺。 首先,針對建立GPS中頻數(shù)據(jù)處理平臺的需要,設(shè)計了GPS信號接收的射頻前端以及LVDS數(shù)據(jù)傳輸電路,編寫了FPGA傳輸大量高頻數(shù)據(jù)的VHDL程序,實現(xiàn)了數(shù)據(jù)的傳輸及存儲。其次,設(shè)計PC機的用戶界面接口程序,為控制和測試提供了可靠的保障。在此基礎(chǔ)上開發(fā)了GPS中頻數(shù)據(jù)處理的平臺,為研究GPS定位算法提供了硬件基礎(chǔ)。 數(shù)據(jù)捕獲和追蹤是GPS算法中最耗時的兩部分,因此,本設(shè)計提出快速精確的數(shù)據(jù)捕獲方法。在分析頻域捕獲算法的基礎(chǔ)上,提出相位差分精確定頻的方法,分析其可行性,給出實施方案并與普通串行精確定頻算法比較,經(jīng)過實驗,得到了很好的結(jié)果。 在研究捕獲算法的基礎(chǔ)上,本文在FPGA上實現(xiàn)了GPS中頻信號的捕獲算法。既保證了軟件算法的靈活性又利用了硬件工作的實時性,達到了快速捕獲的目的。
上傳時間: 2013-04-24
上傳用戶:dengzb84
分析了大功率逆變電源IGBT關(guān)斷時產(chǎn)生電壓尖峰的機理,并對影響電壓尖峰的主要因素進行了分 析。通過應(yīng)用疊層復合母排可以降低主電路母線的分布電感,設(shè)計合理的吸收電路能夠改善開關(guān)器件的開關(guān)軌跡, 抑制尖峰電壓,使開關(guān)器件運行在可靠的工作范圍內(nèi)。仿真結(jié)果驗證了吸收電路的有效性。
標簽: IGBT 大功率 關(guān)斷電壓 分
上傳時間: 2013-05-25
上傳用戶:pwcsoft
小波分析經(jīng)典,注重小波分析的基本理論。將一位小波理論和高維小波理論放在一起并行介紹。
上傳時間: 2013-04-24
上傳用戶:duoshen1989
信號與線性系統(tǒng)分析教程信號與線性系統(tǒng)分析教程
標簽: 信號與 線性系統(tǒng)分析
上傳時間: 2013-07-23
上傳用戶:dpuloku
偏振模色散(PMD)是限制光通信系統(tǒng)向高速率和大容量擴展的主要障礙,尤其是160Gb/s光傳輸系統(tǒng)中,由PMD引起的脈沖畸變現(xiàn)象更加嚴重。為了克服PMD帶來的危害,國內(nèi)外已經(jīng)開始了對PMD補償?shù)难芯俊5悄壳暗难a償系統(tǒng)復雜、成本高且補償效果不理想,因此采用前向糾錯(FEC)和偏振擾偏器配合抑制PMD的方法,可以實現(xiàn)低成本的PMD補償。 在實驗中將擾偏器連入光時分復用系統(tǒng),通過觀察其工作前后的脈沖波形,發(fā)現(xiàn)擾偏器的應(yīng)用改善了系統(tǒng)的性能。隨著系統(tǒng)速率的提高,對擾偏器速率的要求也隨之提高,目前市場上擾偏器的速率無法滿足160Gb/s光傳輸系統(tǒng)要求。通過對偏振擾偏器原理的分析,決定采用高速控制電路驅(qū)動偏振控制器的方法來實現(xiàn)高速擾偏器的設(shè)計。擾偏器采用鈮酸鋰偏振控制器,其響應(yīng)時間小于100ns,是目前偏振控制器能夠達到的最高速率,但是將其用于160Gb/s高速光通信系統(tǒng)擾偏時,這個速率仍然偏低,因此,提出采用多段鈮酸鋰晶體并行擾偏的方法,彌補鈮酸鋰偏振控制器速率低的問題。通過對幾種處理器的分析和比較,選擇DSP+FPGA作為控制端,DSP芯片用于產(chǎn)生隨機數(shù)據(jù),F(xiàn)PGA芯片具有豐富的I/O引腳,工作頻率高,可以實現(xiàn)大量數(shù)據(jù)的快速并行輸出。這樣的方案可以充分發(fā)揮DSP和FPGA各自的優(yōu)勢。另外對數(shù)模轉(zhuǎn)換芯片也要求響應(yīng)速度快,本論文以FPGA為核心,完成了FPGA與其它芯片的接口電路設(shè)計。在QuartusⅡ集成環(huán)境中進行FPGA的開發(fā),使用VHDL語言和原理圖輸入法進行電路設(shè)計。 本文設(shè)計的偏振擾偏器在高速控制電路的驅(qū)動下,可以實現(xiàn)大量的數(shù)據(jù)處理,采用多段鈮酸鋰晶體并行工作的方法,可以提高偏振擾偏器的速率。利用本方案制作的擾偏器具有高擾偏速率,適合應(yīng)用于160Gb/s光通信系統(tǒng)中進行PMD補償。
上傳時間: 2013-04-24
上傳用戶:suxuan110425
MATLAB仿真通信PSK誤碼分析,主要用來測試SNR從0到10時的系統(tǒng)性能-MATLAB simulation PSK communication error analysis
上傳時間: 2013-04-24
上傳用戶:924484786
加密算法一直在信息安全領(lǐng)域起著極其重要的作用,它直接影響著國家的安全和發(fā)展.隨著計算機技術(shù)的飛速發(fā)展,原有的數(shù)據(jù)加密標準(DES)已不能滿足人們的保密要求.在未來的20年內(nèi),高級數(shù)據(jù)加密標準(AES)將替代DES成為新的數(shù)據(jù)加密標準.在不對原有應(yīng)用系統(tǒng)作大的改動的情況下,3-DES算法有了很大的生存空間.該文介紹了DES和3-DES算法的概要,給出了一種電路實現(xiàn)模型,并基于XILINX公司的FPGA器件設(shè)計了IP核,介紹了I P核設(shè)計中主要模塊的設(shè)計方法.最后對該IP核進行了分析,給出它的性能參數(shù).該課題系統(tǒng)地論述了基3-DES算法的密碼IP核設(shè)計全過程.文章首先闡述了該設(shè)計的課題背景,給出了使用VHDL方法設(shè)計密碼電路的特點和研究思路和特點,然后對IP核的設(shè)計環(huán)境和密碼算法進行了介紹.在此基礎(chǔ)上,詳細討論了3-DES算法的密碼芯片設(shè)計方法和各個電路模塊實現(xiàn)的結(jié)構(gòu)圖,包括算法電路、譯碼電路、接口電路和控制模塊電路等.通過對各個模塊設(shè)計的介紹,闡明了使用VHDL語言設(shè)計專用集成電路的原理和特點.
上傳時間: 2013-04-24
上傳用戶:萌萌噠小森森
利用混沌的對初值和參數(shù)敏感、偽隨機以及遍歷等特性設(shè)計的加密方案,相對傳統(tǒng)加密方案而言,表現(xiàn)出許多優(yōu)越性能,尤其在快速置亂和擴散數(shù)據(jù)方面.目前,大多數(shù)混沌密碼傾向于軟件實現(xiàn),這些實現(xiàn)方案中數(shù)據(jù)串行處理且吞吐量有限,因而不適合硬件實現(xiàn).該論文分別介紹了適合FPGA(現(xiàn)場可編程門陣列)并行實現(xiàn)的序列密碼和分組密碼方案.序列密碼方案,對傳統(tǒng)LFSR(線性反饋移位寄存器)進行改進,采用非線性的混沌方程代替LFSR中的線性反饋方程,進而構(gòu)造出基于混沌偽隨機數(shù)發(fā)生器的加密算法.分組密碼方案,從圖像置亂的快速性考慮,將兩維混沌映射擴展到三維空間;同時,引入另一種混沌映射對圖像數(shù)據(jù)進行擴散操作,以有效地抵抗統(tǒng)計和差分攻擊.對于這兩種方案,文中給出了VHDL(硬件描述語言)編程、FPGA片內(nèi)功能模塊設(shè)計、加密效果以及硬件性能分析等.其中,序列密碼硬件實現(xiàn)方案,在不考慮通信延時的情況下,可以達到每秒61.622兆字節(jié)的加密速度.實驗結(jié)果表明,這兩種加密算法的FPGA實現(xiàn)方案是可行的,并且能夠得到較高的安全性和較快的加密速度.
上傳時間: 2013-04-24
上傳用戶:yx007699
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1