EDA技術(shù)培訓(xùn)與VHDL之實(shí)用電路模塊設(shè)計(jì)
標(biāo)簽： VHDL EDA 實(shí)用電路 模塊設(shè)計(jì)
上傳時(shí)間： 2013-06-14
上傳用戶(hù)：dancnc
VHDL深入教程
上傳時(shí)間： 2013-07-27
上傳用戶(hù)：lishuoshi1996
應(yīng)用EDA 技術(shù)仿真電子線(xiàn)路分析 摘 要 介紹了電子電路仿真軟件Elect ronicsWo rkbench 在EDA 中的應(yīng)用, 給出了仿真實(shí)
標(biāo)簽： EDA 仿真 電子線(xiàn)路 分
上傳時(shí)間： 2013-07-27
上傳用戶(hù)：變形金剛
本文以數(shù)字信號(hào)處理系統(tǒng)為應(yīng)用背景，圍繞基于FPGA的ⅡR數(shù)字濾波器的實(shí)現(xiàn)技術(shù)展開(kāi)了研究。 首先以ⅡR數(shù)字濾波器的優(yōu)化設(shè)計(jì)基本理論為依據(jù)，研究了在頻域上的最小均方誤差設(shè)計(jì)法和在時(shí)域上的最小平方誤差設(shè)計(jì)法。以四階和六階兩個(gè)ⅡR低通數(shù)字濾波器設(shè)計(jì)為例，利用Matlab軟件進(jìn)行輔助設(shè)計(jì)，探討了濾波器的設(shè)計(jì)過(guò)程。 然后著重研究了FPGA的設(shè)計(jì)方法和設(shè)計(jì)流程，在設(shè)計(jì)中采用了層次化、模塊化的設(shè)計(jì)思想，將整個(gè)濾波器劃分為多個(gè)功能模塊，利用VHDL語(yǔ)言編程和原理圖兩種設(shè)計(jì)技術(shù)進(jìn)行了ⅡR濾波器的各個(gè)功能模塊的設(shè)計(jì)，采用EPlCl2Q240器件實(shí)現(xiàn)了基于FPGA的二個(gè)二階節(jié)級(jí)聯(lián)型結(jié)構(gòu)的四階ⅡR低通數(shù)字濾波器，并類(lèi)推了設(shè)計(jì)六階ⅡR低通數(shù)字濾波器。最后用QuartusⅡ4.0軟件進(jìn)行了綜合與仿真，用MATLAB7.0軟件對(duì)仿真結(jié)果進(jìn)行了分析，最終在GW48-PK2開(kāi)發(fā)系統(tǒng)中進(jìn)行了硬件電路驗(yàn)證，得出了實(shí)際濾波效果測(cè)試波形，驗(yàn)證了所設(shè)計(jì)濾波器的正確性。 本設(shè)計(jì)對(duì)于用二階節(jié)級(jí)聯(lián)型結(jié)構(gòu)構(gòu)成的ⅡR數(shù)字濾波器硬件電路具有通用性，通過(guò)改變二階節(jié)級(jí)聯(lián)型結(jié)構(gòu)的數(shù)量，可以構(gòu)成任意偶數(shù)階的濾波器；同時(shí)，通過(guò)上模型中系數(shù)的變換，也可以構(gòu)成相應(yīng)階數(shù)的高通、帶通、帶阻等濾波器。
標(biāo)簽： FPGA 數(shù)字濾波器
上傳時(shí)間： 2013-06-20
上傳用戶(hù)：lw852826
本文研究了在復(fù)雜背景下紅外圖像的背景和噪聲抑制算法，并且完成了硬件實(shí)現(xiàn)，主要包括以下內(nèi)容： 1.通過(guò)對(duì)實(shí)際紅外圖像的背景和噪聲特性的研究分析，設(shè)計(jì)改進(jìn)了一種基于加權(quán)廣義次序統(tǒng)計(jì)濾波器的背景抑制的算法。紅外圖像的噪聲通常為脈沖噪聲，具有高頻特性；而紅外圖像的背景變換比較緩慢，其頻譜成分多集中在低頻區(qū)域，所以本文在對(duì)圖像特性分析的基礎(chǔ)上，設(shè)計(jì)改進(jìn)了基于加權(quán)廣義次序統(tǒng)計(jì)濾波器的背景抑制的算法。在對(duì)采集的起伏背景紅外圖像進(jìn)行背景抑制后，用全局門(mén)限可以有效的分割出目標(biāo)信息，輸出包含目標(biāo)信息的二值化圖像，為后續(xù)處理提供數(shù)據(jù)。但是出于更復(fù)雜背景條件下算法有效性的目的，深入討論了局部自適應(yīng)門(mén)限分割算法的設(shè)計(jì)。 2.在實(shí)時(shí)信號(hào)處理系統(tǒng)中，底層的圖像預(yù)處理算法目前難以用軟件實(shí)現(xiàn)；但是其運(yùn)算結(jié)構(gòu)相對(duì)比較簡(jiǎn)單，適于用FPGA進(jìn)行硬件實(shí)現(xiàn)。本文對(duì)算法的FPGA設(shè)計(jì)作了較為深入地研究，同時(shí)介紹了算法的VHDL實(shí)現(xiàn)，利用模塊化的優(yōu)點(diǎn)對(duì)算法分模塊設(shè)計(jì)，對(duì)各個(gè)模塊的實(shí)現(xiàn)作了詳細(xì)介紹。 3.完成了紅外成像制導(dǎo)系統(tǒng)的預(yù)處理部分硬件電路設(shè)計(jì)，對(duì)FPGA中預(yù)處理算法的處理結(jié)果進(jìn)行了驗(yàn)證。通過(guò)算法在硬件上的實(shí)現(xiàn)，證明了算法的有效性。
標(biāo)簽： FPGA 紅外成像 制導(dǎo) 數(shù)據(jù)
上傳時(shí)間： 2013-07-02
上傳用戶(hù)：釣鰲牧馬
隨著國(guó)民經(jīng)濟(jì)的飛速發(fā)展，傳統(tǒng)的電機(jī)已無(wú)法滿(mǎn)足當(dāng)前工程的要求，其作用也由過(guò)去簡(jiǎn)單的起停控制、提供動(dòng)力上升到要求對(duì)其速度、位置、轉(zhuǎn)矩等進(jìn)行精確的控制，并能實(shí)現(xiàn)快速加速、減速、反轉(zhuǎn)以及準(zhǔn)確停止等，使被驅(qū)動(dòng)的機(jī)械運(yùn)動(dòng)符合于集的要求。在集成電路、現(xiàn)代電子技術(shù)及控制理論飛速發(fā)展的今天，電機(jī)控制技術(shù)也得到了飛快的發(fā)展，電機(jī)控制器也由模擬分立元件構(gòu)成的電路向數(shù)模混合、全數(shù)字方向發(fā)展。本論文主要研究了FPGA芯片在電機(jī)控制器中的應(yīng)用。 論文首先對(duì)無(wú)刷直流電機(jī)系統(tǒng)進(jìn)行了綜合性論述。對(duì)系統(tǒng)的組成、及系統(tǒng)中主要部分：如位置傳感器、逆變器和功率器件、供電直流電源進(jìn)行了較詳細(xì)的說(shuō)明；并且提出了與本研究相關(guān)的控制機(jī)理和實(shí)施方案。 其次，論文對(duì)FPGA芯片的特點(diǎn)及配置電路、以及以FPGA-FLEX10K10為核心的控制器電路的組成進(jìn)行了較詳細(xì)的論述；同時(shí)對(duì)超高速集成電路硬件描述語(yǔ)言(VHDL)的特點(diǎn)和應(yīng)用進(jìn)行了研究；并提出了應(yīng)用FPGA芯片對(duì)電機(jī)速度進(jìn)行控制的系統(tǒng)構(gòu)成及工作原理。 論文還對(duì)FPGA芯片與DSP芯片共同完成電機(jī)控制的方案進(jìn)行了論述，利用ALTERA公司的FPGA芯片完成了電機(jī)控制器的設(shè)計(jì)、制造和調(diào)試，并在此基礎(chǔ)上分析研究了利用此控制器對(duì)無(wú)刷直流電機(jī)進(jìn)行調(diào)速控制的方法；兩種控制器共同工作，組合方便、功能強(qiáng)大，適合在高精度、高效、寬變速控制的應(yīng)用場(chǎng)合下，可對(duì)電機(jī)實(shí)現(xiàn)精度更高、策略更復(fù)雜的控制。 論文最后還對(duì)在具體產(chǎn)品中的應(yīng)用效果及行了簡(jiǎn)單分析。
標(biāo)簽： FPGA 電機(jī)控制器 中的應(yīng)用
上傳時(shí)間： 2013-08-04
上傳用戶(hù)：小鵬
USB(UniversalSerialBus，通用串行總線(xiàn))作為一種新興的計(jì)算機(jī)外設(shè)總線(xiàn)標(biāo)準(zhǔn)，由于它有使用方便、真正的熱插拔、高性能和系統(tǒng)造價(jià)低廉等優(yōu)點(diǎn)，其迅速得到了大規(guī)模的應(yīng)用。同時(shí)，隨著電子技術(shù)的不斷發(fā)展與進(jìn)步，基于EDA技術(shù)的芯片設(shè)計(jì)正在成為電子系統(tǒng)設(shè)計(jì)的主流。 本文首先簡(jiǎn)述了USB協(xié)議；然后給出了基于USB、FPGA和51單片機(jī)通用的數(shù)字信號(hào)處理實(shí)驗(yàn)平臺(tái)方案；接著詳細(xì)討論了串行AD、串行DA與FPGA，存儲(chǔ)器與FPGA，51與FPGA，PDIUSBD12與51等硬件模塊的設(shè)計(jì)；并對(duì)相應(yīng)模塊分別進(jìn)行基于VHDL和C51的軟件設(shè)計(jì)；最后討論了USB驅(qū)動(dòng)程序和相關(guān)動(dòng)態(tài)連接庫(kù)的使用以及應(yīng)用程序的開(kāi)發(fā)。 該通用的數(shù)字信號(hào)處理實(shí)驗(yàn)平臺(tái)不僅可以進(jìn)行完成AD采集數(shù)據(jù)、DA輸出、USB與PC機(jī)通信實(shí)驗(yàn)，也還可以進(jìn)行一些復(fù)雜的數(shù)字信號(hào)處理實(shí)驗(yàn)，如濾波和譜分析等。
標(biāo)簽： FPGA USB 實(shí)驗(yàn) 系統(tǒng)開(kāi)發(fā)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：wweqas
本文將電路接口技術(shù)與硬件可編程技術(shù)相結(jié)合，提出了用可編程芯片來(lái)控制IDE硬盤(pán)進(jìn)行高速數(shù)據(jù)記錄，能夠滿(mǎn)足機(jī)載數(shù)據(jù)記錄設(shè)備重量輕、容量大、速度快的要求。 論文對(duì)硬盤(pán)ATA接口標(biāo)準(zhǔn)進(jìn)行了研究，對(duì)VHDL語(yǔ)言、現(xiàn)場(chǎng)可編程門(mén)陣列器件(FPGA)實(shí)現(xiàn)硬件電路的原理和方法進(jìn)行了深入分析，在此基礎(chǔ)上完成了基于FPGA的數(shù)據(jù)記錄控制器的設(shè)計(jì)。文中選擇了具有低功耗、低成本、高性能的FPGA芯片(型號(hào)為CycloneEP1C3T144C8)，將各功能模塊級(jí)聯(lián)成系統(tǒng)在該芯片上完成了控制器系統(tǒng)級(jí)的設(shè)計(jì)與仿真驗(yàn)證，驗(yàn)證結(jié)果表明了用FPGA實(shí)現(xiàn)高速數(shù)據(jù)記錄控制器的可行性。所設(shè)計(jì)的VHDL代碼經(jīng)QuartusⅡ綜合、布局布線(xiàn)、管腳分配后，在FPGA內(nèi)部可以達(dá)到104.46Mhz的電路工作速度，F(xiàn)PGA與硬盤(pán)之間采用ATA接口的UltraDMA模式2傳輸方式，可以達(dá)到33.3MByte/s的突發(fā)數(shù)據(jù)傳輸率。文中對(duì)所用到的FPGA設(shè)計(jì)技術(shù)給予了詳細(xì)說(shuō)明，對(duì)各功能模塊的設(shè)計(jì)給予了詳細(xì)闡述，對(duì)關(guān)鍵設(shè)計(jì)給出了VHDL源代碼，還討論了FPGA設(shè)計(jì)中時(shí)序約束的作用，給出了本文所做時(shí)序約束的方法。 本文中所論述的工作對(duì)以后機(jī)載數(shù)據(jù)記錄系統(tǒng)的設(shè)計(jì)具有重要的鋪墊作用。文中在總結(jié)所做工作的同時(shí)，還對(duì)下一步工作提出了有益的建議。
標(biāo)簽： FPGA 機(jī)載 高速數(shù)據(jù) 記錄系統(tǒng)
上傳時(shí)間： 2013-08-05
上傳用戶(hù)：hanli8870
全數(shù)字調(diào)制解調(diào)技術(shù)具有多速率、多制式、智能性等特點(diǎn)，這極大的提高了通信系統(tǒng)的靈活性和通用性，符合未來(lái)通信技術(shù)發(fā)展的方向。 本文從如下幾個(gè)方面對(duì)全數(shù)字調(diào)制解調(diào)器進(jìn)行了深入系統(tǒng)研究：1，在介紹全數(shù)字調(diào)制解調(diào)器的發(fā)展現(xiàn)狀和研究QPSK通信調(diào)制解調(diào)方式的基礎(chǔ)上，依據(jù)軟件定性仿真分析了QPSK正交調(diào)制解調(diào)系統(tǒng)，設(shè)計(jì)出了滿(mǎn)足系統(tǒng)要求的實(shí)現(xiàn)電路框圖并選定了芯片；2，在完成了基于FPGA芯片實(shí)現(xiàn)QPSK調(diào)制解調(diào)的算法方案設(shè)計(jì)基礎(chǔ)上，利用VHDL語(yǔ)言完成了芯片程序的設(shè)計(jì)，并對(duì)其進(jìn)行了調(diào)試和功能仿真；3，利用設(shè)計(jì)出的調(diào)制解調(diào)器與選定的AD、DA、正交調(diào)制解調(diào)芯片，完成了QPSK通信系統(tǒng)的硬件電路的設(shè)計(jì)并完成了調(diào)制電路的研制；4，完成電路的信息速率大于300Kbps，產(chǎn)生的中頻信號(hào)中心頻率70MHz，帶寬500KHz，滿(mǎn)足系統(tǒng)設(shè)計(jì)要求，由于時(shí)間關(guān)系解調(diào)電路仍在調(diào)試中。 本文基于FPGA實(shí)現(xiàn)的QPSK數(shù)字調(diào)制解調(diào)器具有體積小、集成度高和軟件可升級(jí)等優(yōu)點(diǎn)，這為設(shè)計(jì)高集成和高靈活性的通信系統(tǒng)提供了技術(shù)基礎(chǔ)。
標(biāo)簽： QPSK FPGA 基帶 通信設(shè)計(jì)
上傳時(shí)間： 2013-07-08
上傳用戶(hù)：xinshou123456
數(shù)字式π/4-DQPSK是一種線(xiàn)性窄帶調(diào)制技術(shù)，具有頻譜利用率高、頻譜特性好、抗衰落性能強(qiáng)、可用非相干解調(diào)等突出特點(diǎn)。在移動(dòng)通信、衛(wèi)星通信中得到廣泛應(yīng)用。 本文介紹了π/4-DQPSK調(diào)制解調(diào)的基本原理和各個(gè)模塊的設(shè)計(jì)實(shí)現(xiàn)；完成了調(diào)制解調(diào)算法的Matlab仿真設(shè)計(jì)；采用VHDL硬件描述語(yǔ)言在Xilinx公司的ISE5.2開(kāi)發(fā)環(huán)境下設(shè)計(jì)實(shí)現(xiàn)各個(gè)模塊，通過(guò)了時(shí)序仿真，實(shí)現(xiàn)了正確解調(diào)；分析了在實(shí)現(xiàn)過(guò)程中，采用1bit差分檢測(cè)了誤碼率。文章由推出的誤碼率表達(dá)式得到靜態(tài)高斯噪聲下，信噪比為16dB時(shí)誤碼率可達(dá)10-8。用Protel99SE進(jìn)行PCB板設(shè)計(jì)，完成程序下載進(jìn)FPGA芯片以及電路調(diào)試，其輸入符號(hào)速率200kbps，調(diào)制中頻455kHz。測(cè)試結(jié)果驗(yàn)證了程序的正確，實(shí)現(xiàn)了π/4-DQPSK調(diào)制解調(diào)系統(tǒng)完成預(yù)定的目標(biāo)。
標(biāo)簽： DQPSK FPGA 數(shù)字式 調(diào)制解調(diào)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：June
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
