本原碼是基于VERILOG HDL語言的FPGA原程序，主要用于測頻率，特點(diǎn)主要是可以更快地測頻。實(shí)時(shí)性更高。
標(biāo)簽： Verilog FPGA HDL 語言
上傳時(shí)間： 2015-08-04
上傳用戶：15071087253
本原碼是基于VERILOG HDL語言編寫的，實(shí)現(xiàn)了SPI接口設(shè)計(jì)，可以應(yīng)用于FPGA,實(shí)現(xiàn)SPI協(xié)議的接口設(shè)計(jì).在MAXII編譯成功,用Modelsim SE 6仿真成功.
標(biāo)簽： Verilog HDL 語言 編寫
上傳用戶：mikesering
本文件提供了用VERILOG HDL語言實(shí)現(xiàn)的8位超前進(jìn)位加法器,充分說明了超前進(jìn)位加法器和普通加法器之間的區(qū)別.
標(biāo)簽： verilog 加法器 HDL 進(jìn)位
上傳時(shí)間： 2013-12-17
上傳用戶：ynwbosss
VERILOG HDL原碼 一種簡單的同步FIFO原碼，可以被綜合
標(biāo)簽： verilog FIFO HDL
上傳時(shí)間： 2013-12-28
上傳用戶：qwe1234
advanced digital design with the VERILOG HDL
標(biāo)簽： advanced digital verilog design
上傳時(shí)間： 2013-12-15
上傳用戶：爺?shù)臍赓|(zhì)
VERILOG HDL實(shí)現(xiàn)先進(jìn)先出棧，不含測試文件
標(biāo)簽： verilog HDL 棧
上傳時(shí)間： 2015-08-20
上傳用戶：rocwangdp
VERILOG HDL是一種硬件描述語言，用于從算法級、門級到開關(guān)級的多種抽象設(shè)計(jì)層次的數(shù)字系統(tǒng)建模，想學(xué)習(xí)的這個(gè)資料對你有用。
標(biāo)簽： Verilog HDL 硬件描述語言
上傳時(shí)間： 2015-09-02
上傳用戶：zhaoq123
VERILOG HDL硬件描述語言，徐振林編著。pdf格式。
上傳時(shí)間： 2014-12-04
上傳用戶：tianyi223
VERILOG HDL 編寫的PWM，是初學(xué)CPLD者入門Z資源，epm7128stc100-10
標(biāo)簽： verilog HDL PWM 編寫
上傳時(shí)間： 2015-09-05
上傳用戶：gdgzhym
VERILOG HDL硬件描述語言 01簡介.PDF 02HDL指南.PDF 03語言要素.PDF 04表達(dá)式.PDF 05門電平模型化.PDF 06用戶定義原語.PDF 07數(shù)據(jù)流模型化.PDF 08行為建模.PDF 09結(jié)構(gòu)建模.PDF 10其它論題.PDF 11驗(yàn)證.PDF 12建模實(shí)例.PDF 13語法參考.PDF
標(biāo)簽： HDL Verilog 模型
上傳用戶：Andy123456
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
