亚洲三级av,亚洲国产精品va在线观看黑人,性网站在线观看

VERILOG HDL

原創(chuàng)VERILOG HDL 實(shí)現(xiàn)CACHE的操作

原創(chuàng)VERILOG HDL 實(shí)現(xiàn)CACHE的操作，有需要請(qǐng)下載

標(biāo)簽： VERILOG CACHE HDL 操作

上傳時(shí)間： 2015-09-20

上傳用戶：181992417
VERILOG HDL編寫,六段流水線CPU.程序完整

VERILOG HDL編寫,六段流水線CPU.程序完整，功能強(qiáng)驚。分為多模塊編寫

標(biāo)簽： verilog hdl CPU 編寫

上傳時(shí)間： 2013-12-10

上傳用戶：
Verilog 程序例子王金明：《VERILOG HDL程序設(shè)計(jì)教程》程序例子

Verilog 程序例子王金明：《VERILOG HDL程序設(shè)計(jì)教程》程序例子，帶說(shuō)明。

標(biāo)簽： Verilog HDL 程序教程

上傳時(shí)間： 2014-01-08

上傳用戶：star_in_rain
aes算法的VERILOG HDL實(shí)現(xiàn)

aes算法的VERILOG HDL實(shí)現(xiàn)，供給大家作為參考。

標(biāo)簽： verilog aes hdl 算法

上傳時(shí)間： 2013-12-18

上傳用戶：gundan
VERILOG HDL picoblaze07.3.20

VERILOG HDL picoblaze07.3.20

標(biāo)簽： picoblaze verilog HDL 07

上傳時(shí)間： 2015-09-26

上傳用戶：zyt
基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、VERILOG HDL、MAX7219數(shù)碼管顯示芯片、4X4矩陣鍵盤、TDA2822功放芯片及揚(yáng)聲器等實(shí)現(xiàn)了《電子線路設(shè)計(jì)&

基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、VERILOG HDL、MAX7219數(shù)碼管顯示芯片、4X4矩陣鍵盤、TDA2822功放芯片及揚(yáng)聲器等實(shí)現(xiàn)了《電子線路設(shè)計(jì)• 測(cè)試• 實(shí)驗(yàn)》課程中多功能數(shù)字鐘實(shí)驗(yàn)所要求的所有功能和其它一些擴(kuò)展功能。包括：基本功能——以數(shù)字形式顯示時(shí)、分、秒的時(shí)間，小時(shí)計(jì)數(shù)器為同步24進(jìn)制，可手動(dòng)校時(shí)、校分；擴(kuò)展功能——仿廣播電臺(tái)正點(diǎn)報(bào)時(shí)，任意時(shí)刻鬧鐘（選做），自動(dòng)報(bào)整點(diǎn)時(shí)數(shù)（選做）；其它擴(kuò)展功能——顯示年月日（能處理大月小月，可手動(dòng)任意設(shè)置年月日），秒表（包括開始、暫停和清零）。

標(biāo)簽： Cyclone Verilog Altera 144C

上傳時(shí)間： 2015-09-27

上傳用戶：1051290259
VERILOG HDL教程135例

VERILOG HDL教程135例，例子很好，對(duì)新學(xué)的很有幫助

標(biāo)簽： verilog hdl 135 教程

上傳時(shí)間： 2015-09-30

上傳用戶：moshushi0009
viterbi decoder , use VERILOG HDL language.

viterbi decoder , use VERILOG HDL language.

標(biāo)簽： language viterbi decoder verilog

上傳時(shí)間： 2015-10-06

上傳用戶：lili123
VERILOG HDL: Magnitude For a vector (a,b), the magnitude representation is the following: A c

VERILOG HDL: Magnitude For a vector (a,b), the magnitude representation is the following: A common approach to implementing these arithmetic functions is to use the Coordinate Rotation Digital Computer (CORDIC) algorithm. The CORDIC algorithm calculates the trigonometric functions of sine, cosine, magnitude, and phase using an iterative process. It is made up of a series of micro-rotations of the vector by a set of predetermined constants, which are powers of two. Using binary arithmetic, this algorithm essentially replaces multipliers with shift and add operations. In a Stratix™ device, it is possible to calculate some of these arithmetic functions directly, without having to implement the CORDIC algorithm.

標(biāo)簽： representation Magnitude the magnitude

上傳時(shí)間： 2013-12-24

上傳用戶：金宜
fifo VERILOG HDL 源程序

fifo VERILOG HDL 源程序

標(biāo)簽： verilog fifo hdl 源程序

上傳時(shí)間： 2014-01-01

上傳用戶：我干你啊

主站蜘蛛池模板：张掖市| 五华县| 长兴县| 康平县| 志丹县| 北碚区| 清远市| 伊宁市| 绥芬河市| 乐安县| 澎湖县| 交口县| 太原市| 杭锦旗| 麻栗坡县| 淮滨县| 商河县| 安阳县| 石泉县| 大竹县| 贵定县| 青神县| 和田市| 宁陕县| 香港| 阿荣旗| 凤阳县| 会理县| 瓮安县| 焦作市| 唐山市| 玉树县| 民丰县| 渑池县| 岐山县| 澄江县| 奉化市| 江安县| 千阳县| 五原县| 手游|

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

VERILOG HDL

原創(chuàng)VERILOG HDL 實(shí)現(xiàn)CACHE的操作

VERILOG HDL編寫,六段流水線CPU.程序完整

Verilog 程序例子王金明：《VERILOG HDL程序設(shè)計(jì)教程》程序例子

aes算法的VERILOG HDL實(shí)現(xiàn)

VERILOG HDL picoblaze07.3.20

基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、VERILOG HDL、MAX7219數(shù)碼管顯示芯片、4X4矩陣鍵盤、TDA2822功放芯片及揚(yáng)聲器等實(shí)現(xiàn)了《電子線路設(shè)計(jì)&

VERILOG HDL教程135例

viterbi decoder , use VERILOG HDL language.

VERILOG HDL: Magnitude For a vector (a,b), the magnitude representation is the following: A c

fifo VERILOG HDL 源程序