是一本好書,verilog HDL,a guide to digital design and synthesis
標簽： synthesis verilog digital design
上傳時間： 2015-07-14
上傳用戶：熊少鋒
verilog源碼，可實現兩位的加法器，在xillinx foundation 3.1下驗證通過
標簽： verilog 源碼
上傳時間： 2014-11-18
上傳用戶：123啊
verilog編寫的狀態機檢測00100序列. 實現 input:...011000010010000... output:...000000000100100... 并且 用測試模塊來驗證狀態是否正確工作
標簽： 000000000100100 011000010010000 verilog output
上傳用戶：ggwz258
VERILOG HDL 實際工控項目源碼 開發工具 altera quartus2
標簽： quartus2 VERILOG altera HDL
上傳時間： 2013-12-29
上傳用戶：banyou
一個霹靂燈的Verilog源程序，用PWM原理實現，產生了LED燈的漸弱效果
標簽： Verilog 霹靂燈 源程序
上傳時間： 2015-07-16
上傳用戶：陽光少年2016
用verilog實現單片機計數器 用verilog實現單片機計數器
標簽： verilog 單片機 計數器
上傳時間： 2013-12-21
上傳用戶：h886166
硬件描述語言,verilog HDL,實現了解碼器的設計
標簽： verilog HDL 硬件描述語言 解碼器
上傳時間： 2013-12-22
上傳用戶：sclyutian
Verilog編寫的簡單異步串口 完全原創，站長請查看內容
標簽： Verilog 編寫 異步串口
上傳時間： 2014-01-13
上傳用戶：LouieWu
Verilog HDL語言編寫的5分頻電路。采用兩路時鐘相邏輯作用產生。
標簽： Verilog HDL 語言 編寫
上傳時間： 2015-07-18
上傳用戶：yulg
Verilog HDL編寫的串并轉換。采用iout類型口。包含源文件和測試文件。用Modsim編譯。
標簽： Verilog Modsim iout HDL
上傳時間： 2014-01-15
上傳用戶：lanwei
蟲蟲下載站版權所有 京ICP備2021023401號-1
