８＊８的乘法器verilog源代碼,經(jīng)過(guò)編譯仿真的，絕對(duì)真確，對(duì)初學(xué)者很有幫助
標(biāo)簽： verilog 乘法器 源代碼 仿真
上傳時(shí)間： 2014-01-14
上傳用戶：txfyddz
pli_handbook_examples_pc verilog hdl 與C的接口的典型例子
標(biāo)簽： pli_handbook_examples_pc verilog hdl 接口
上傳時(shí)間： 2014-01-17
上傳用戶：change0329
本CD-ROM包括《Verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)》一書(shū)中的全部例子，這些例子全部通過(guò)了驗(yàn)證。第七章以后的設(shè)計(jì)實(shí)例，不僅有Verilog-HDL的例子，也附了包括VB、VC++等源程序,甚至將DLL的生成方法也詳盡地作了說(shuō)明。
標(biāo)簽： Verilog-HDL CD-ROM 實(shí)踐 應(yīng)用系統(tǒng)
上傳時(shí)間： 2014-01-19
上傳用戶：lixinxiang
verilog ADPLL file with testbench.v
標(biāo)簽： testbench verilog ADPLL file
上傳時(shí)間： 2015-07-09
上傳用戶：cx111111
完整的用VERILOG語(yǔ)言開(kāi)發(fā)的USB2.0 IP核源代碼，包括文檔、仿真文件
標(biāo)簽： VERILOG USB 2.0 IP核
上傳用戶：維子哥哥
Verilog HDL的PLI子程序接口，用于與用戶C程序在2個(gè)方向上傳輸數(shù)據(jù)，可用xilinx ISE，quartusii或modelsim仿真，
標(biāo)簽： Verilog HDL PLI 程序接口
上傳時(shí)間： 2013-12-09
上傳用戶：kr770906
Thomas課本中的verilog例子。Thomas的verilog在可編程期間領(lǐng)域很有名
標(biāo)簽： verilog Thomas 可編程
上傳時(shí)間： 2013-12-16
上傳用戶：daoxiang126
crack for ModelSim, a Verilog, VHDL and mixed VHDL / Verilog CAD simulator for FPGA, board and IC design.
標(biāo)簽： Verilog VHDL and for
上傳時(shí)間： 2015-07-10
上傳用戶：15736969615
第一章 數(shù)字信號(hào)處理、計(jì)算、程序、 算法和硬線邏輯的基本概念 第二章 Verilog HDL設(shè)計(jì)方法概述 第三章 Verilog HDL的基本語(yǔ)法 第四章 不同抽象級(jí)別的Verilog HDL模型 第五章 基本運(yùn)算邏輯和它們的Verilog HDL模型 第六章 運(yùn)算和數(shù)據(jù)流動(dòng)控制邏輯
標(biāo)簽： Verilog HDL 數(shù)字信號(hào)處理 基本概念
上傳時(shí)間： 2014-01-27
上傳用戶：sclyutian
非常多的verilog實(shí)例，對(duì)于剛?cè)腴T(mén)者比較有用
標(biāo)簽： verilog
上傳時(shí)間： 2015-07-14
上傳用戶：lwwhust
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
