CFE contains the following important features: * Easy to port to new SB1250/BCM1480 designs * Initializes CPUs, caches, memory controllers, and peripherals * Built-in device drivers for SB1250 SOC peripherals * Several console choices, including serial ports, ROM emulators, JTAG, etc. * Environment storage in NV EEPROM, flash, etc. * Supports big or little endian operation * Supports 32-bit and 64-bit processors * Support for network bootstrap. Network protocols supported include IP,ARP,ICMP,UDP,DHCP,TFTP. * Support for disk bootstrap. * Provides an external API for boot loaders and startup programs * Simple user interface. UI is easy to remove for embedded apps.
標(biāo)簽： following important contains features
上傳時間： 2014-11-23
上傳用戶：龍飛艇
edk操作入門級指導(dǎo)實(shí)例，很好的，可以用來學(xué)soc開發(fā)
上傳時間： 2013-12-05
上傳用戶：lizhizheng88
曾經(jīng)的碩士論文，基于FPGA的8051的soc核研究，用FPGA實(shí)現(xiàn)的51核，對FPGA的學(xué)習(xí)很有幫助
上傳時間： 2014-07-12
上傳用戶：royzhangsz
嵌入式系統(tǒng)的硬/軟件協(xié)同設(shè)計研究(復(fù)旦博士論文) 需CAJ軟件查看 嵌入式計算機(jī)系統(tǒng)是用于完成特定功能的計算機(jī)系統(tǒng)，例如，激光打印機(jī)、移動電話、微波爐、汽車的防抱死控制器等，它一般是由微處理器、ASIC、總線、存儲器等組成。隨著微電子技術(shù)中的深亞微米技術(shù)的發(fā)展，嵌入式系統(tǒng)可以被集成到一塊芯片上，形成片上系統(tǒng)“SOC”。如果說靠手工可以滿足一些簡單的，低性能的嵌入式系統(tǒng)的設(shè)計的話，那么，對于復(fù)雜的、高性能的嵌入式系統(tǒng)，手工設(shè)計將會非常困難。解決這個問題的有效方法是采用嵌入式系統(tǒng)的設(shè)計自動化技術(shù)。 嵌入式系統(tǒng)的設(shè)計自動化技術(shù)可以縮短系統(tǒng)的開發(fā)周期，降低開發(fā)費(fèi)用，提高設(shè)計質(zhì)量，使產(chǎn)品具有更強(qiáng)的市場競爭力。因此，它已經(jīng)成為當(dāng)前EDA領(lǐng)域的熱點(diǎn)研究問題。目前，國內(nèi)外許多大學(xué)、公司都有項目組在從事這項技術(shù)的研究工作。本文研究了嵌入式系統(tǒng)自動化設(shè)計技術(shù)中的一些問題，主要進(jìn)行了以下4個方面的工作： 1．介紹和分析了具有代表性的嵌入式系統(tǒng)設(shè)計自動化系統(tǒng)，如Cool、Cosyma、SpecSyn、Chinook、Polis和Corsair等。提出了一個基于UML系統(tǒng)描述的，SystemC模擬驗證的，利用CoCentric SystemC Complier進(jìn)行硬
標(biāo)簽： CAJ 軟件 嵌入式系統(tǒng) 協(xié)同設(shè)計
上傳時間： 2014-11-09
上傳用戶：縹緲
這是一本介紹ARM微處理器的書籍，介紹了SOC的設(shè)計原理和方法
上傳時間： 2014-06-08
上傳用戶：moerwang
該原理圖采用CycloneV SOC FPGA設(shè)計的滿足多功能開發(fā)套件，主要接口包括以太網(wǎng)，USB接口，Micro-B等接口，非常適合初學(xué)者開發(fā)使用，歡迎下載。
標(biāo)簽： Cyclone，Altera，F(xiàn)PGA，生產(chǎn)
上傳時間： 2015-03-04
上傳用戶：renqiang2006
采用VHDL硬件描述語言設(shè)計，包含加法器，乘法器等以及寄存器的詳細(xì)設(shè)計思路和設(shè)計源碼
標(biāo)簽： SOC課程設(shè)計
上傳時間： 2015-04-16
上傳用戶：kaixinyixiaxia
SOPC開發(fā)快速入門教程中文版，以非常詳細(xì)的實(shí)例來讓初學(xué)者了解基于QII和NII的FPGA/SOC的開發(fā)的基本流程，目的是為了讓初學(xué)者盡快上手。
標(biāo)簽： FPGA SOC
上傳時間： 2015-10-08
上傳用戶：shzweh1234
鋰電池離線辨識方法，論文，在確定二階RC 等效電路模型的基礎(chǔ)上, 采用漸衰記憶的遞推最小二乘算法和擴(kuò)展卡爾曼濾波算法對模型參數(shù)與 SOC 在線聯(lián)合估算。經(jīng)過實(shí)驗與仿真驗證,
上傳時間： 2016-01-21
上傳用戶：zxljj3825
The TAS3204 is a highly-integrated audio system-on-chip (SOC) consisting of a fully-programmable, 48-bit digital audio processor, a 3:1 stereo analog input MUX, four ADCs, four DACs, and other analog functionality. The TAS3204 is programmable with the graphical PurePath Studio? suite of DSP code development software. PurePath Studio is a highly intuitive, drag-and-drop environment that minimizes software development effort while allowing the end user to utilize the power and flexibility of the TAS3204’s digital audio processing core. TAS3204 processing capability includes speaker equalization and crossover, volume/bass/treble control, signal mixing/MUXing/splitting, delay compensation, dynamic range compression, and many other basic audio functions. Audio functions such as matrix decoding, stereo widening, surround sound virtualization and psychoacoustic bass boost are also available with either third-party or TI royalty-free algorithms. The TAS3204 contains a custom-designed, fully-programmable 135-MHz, 48-bit digital audio processor. A 76-bit accumulator ensures that the high precision necessary for quality digital audio is maintained during arithmetic operations. Four differential 102 dB DNR ADCs and four differential 105 dB DNR DACs ensure that high quality audio is maintained through the whole signal chain as well as increasing robustness against noise sources such as TDMA interference. The TAS3204 is composed of eight functional blocks: Clocking System Digital Audio Interface Analog Audio Interface Power supply Clocks, digital PLL I2C control interface 8051 MCUcontroller Audio DSP – digital audio processing 特性 Digital Audio Processor Fully Programmable With the Graphical, Drag-and-Drop PurePath Studio? Software Development Environment 135-MHz Operation 48-Bit Data Path With 76-Bit Accumulator Hardware Single-Cycle Multiplier (28 × 48)
上傳時間： 2016-05-06
上傳用戶：fagong
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
