第八章 labview的編程技巧 本章介紹局部變量、全局變量、屬性節點和其他一些有助于提高編程技巧的問題，恰當地運用這些技巧可以提高程序的質量。 ８．１ 局部變量 嚴格的語法盡管可以保證程序語言的嚴密性，但有時它也會帶來一些使用上的不便。在labview這樣的數據流式的語言中，將變量嚴格地分為控制器（Control）和指示器（Indicator），前者只能向外流出數據，后者只能接受流入的數據，反過來不行。在一般的代碼式語言中，情況不是這樣的。例如我們有變量a、b和c，只要需要我們可以將a的值賦給b，將b的值賦給c等等。前面所介紹的labview內容中，只有移位積存器即可輸入又可輸出。另外，一個變量在程序中可能要在多處用到，在圖形語言中勢必帶來過多連線，這也是一件煩人的事。還有其他需要，因此labview引入了局部變量。
上傳時間： 2013-10-27
上傳用戶：xieguodong1234
本教程內容力求以詳細的步驟和講解讓讀者以最快的方式學會 MC8051 IP core 的應用以及相關設計軟件的使用，并激起讀者對 SOPC 技術的興趣。本實驗重點講 8051Core 的應用，并通過一個簡單 C51 程序對51Core 進行硬件測試。 本實驗教程的內容編排如下： 第 1 章簡單的描述了 MC8051 IP core的基本結構及一些應用說明。 第 2 章詳細的介紹 8051Core 綜合、編譯應用。包括 Quartus II、Synplify Pro 軟件的基本應用，ROM、RAM 模塊的生成，8051Core 的封裝及應用測試。 附錄 A為 MC8051 IP Core 的指令集。 在閱讀本教程的過程中，請讀者注意以下幾點： 本教程在寫作過程中遵循“寧可啰唆一點，也不放過細節”的方針。在教程中的某些地方，有些讀者可能覺得很“簡單” ，甚至顯得有些啰唆，但對大多數初學者可能并非如此。因為作者認為，足夠簡單甚至可以跳過的內容，對某些讀者來說，未必能一下子就弄清楚，所以，本教程很 多地方將盡量闡述清楚，以節省讀者理解的時間。但在后面的章節中，如果涉及的細節在前面章節中已經提及，這些內容就會省略。 最 后作者要強調的是，本教程旨在引路，不會帶領讀者掌握更深層次的開發，更高級的應用希望讀者自己去挖掘。
上傳時間： 2013-10-26
上傳用戶：歸海惜雪
基于Altera公司FPGA芯片EP2C8Q208，嵌入MC8051 IP Core，用C語言對MC8051 IP Core進行編程，以其作為控制核心，實現系統控制。在FPGA芯片中，利用Verilog HDL語言進行編程，設計了以MC8051 IP Core為核心的控制模塊、計數模塊、鎖存模塊和LCD顯示模塊等幾部分，實現了頻率的自動測量，測量范圍為0.1Hz~50MHz，測量誤差0.01%。并實現測頻率、周期、占空比等功能。
上傳時間： 2013-10-27
上傳用戶：潛水的三貢
本資料是關于Altera公司基本器件的主要介紹（主要特性、優勢、適用配置器件、型號、引腳、下載電纜、軟件等） 目 錄 1、 MAX7000系列器件 2、 MAX3000A系列器件 3、 MAX II 系列器件 4、 Cyclone系列器件 5、 Cyclone II系列器件 6、 Stratix系列器件 7、 Stratix GX系列器件 8、 Stratix II系列器件 9、 HardCopy II結構化ASIC 10、其它系列器件 11、配置器件 12、下載電纜 13、開發軟件 14、IP CORE 15、Nios II嵌入式處理器 16、ALTERA開發板 17、ALTERA電源選擇
上傳時間： 2013-11-04
上傳用戶：stst
通過運用FFT IP Core計算收發序列間的互相關函數,可以實現快速捕獲。仿真結果表明,該方法具有速度快、誤差小、設計靈活、效率高的特點。
上傳時間： 2013-10-16
上傳用戶：stst
針對傳統集成電路（ASIC）功能固定、升級困難等缺點，利用FPGA實現了擴頻通信芯片STEL-2000A的核心功能。使用ISE提供的DDS IP核實現NCO模塊，在下變頻模塊調用了硬核乘法器并引入CIC濾波器進行低通濾波，給出了DQPSK解調的原理和實現方法，推導出一種簡便的引入?仔/4固定相移的實現方法。采用模塊化的設計方法使用VHDL語言編寫出源程序，在Virtex-II Pro 開發板上成功實現了整個系統。測試結果表明該系統正確實現了STEL-2000A的核心功能。 Abstract: To overcome drawbacks of ASIC such as fixed functionality and upgrade difficulty, FPGA was used to realize the core functions of STEL-2000A. This paper used the DDS IP core provided by ISE to realize the NCO module, called hard core multiplier and implemented CIC filter in the down converter, described the principle and implementation detail of the demodulation of DQPSK, and derived a simple method to introduce a fixed phase shift of ?仔/4. The VHDL source code was designed by modularity method , and the complete system was successfully implemented on Virtex-II Pro development board. Test results indicate that this system successfully realize the core function of the STEL-2000A.
上傳時間： 2013-11-19
上傳用戶：neu_liyan
介紹了基于Xilinx Spartan- 3E FPGA XC3S250E 來完成分辨率為738×575 的PAL 制數字視頻信號到800×600 的VGA 格式轉換的實現方法。關鍵詞: 圖像放大; PAL; VGA; FPGA 目前, 絕大多數監控系統中采用的高解析度攝像機均由47 萬像素的CCD 圖像傳感器采集圖像, 經DSP 處理后輸出的PAL 制數字視頻信號不能直接在VGA 顯示器上顯示, 而在許多場合需要在VGA 顯示器上實時監視, 這就需要將隔行PAL 制數字視頻轉換為逐行視頻并提高幀頻, 再將每幀圖像放大到800×600 或1 024×768。常用的圖像放大的方法有很多種, 如最臨近賦值法、雙線性插值法、樣條插值法等[ 1] 。由于要對圖像進行實時顯示, 本文采用一種近似的雙線性插值方法對圖像進行放大。隨著微電子技術及其制造工藝的發展, 可編程邏輯器件的邏輯門密度有了很大提高, 現場可編程邏輯門陣列( FPGA) 有著邏輯資源豐富和可重復以及系統配置的靈活性, 同時隨著微處理器、專用邏輯器件以及DSP 算法以IP Core 的形式嵌入到FPGA 中[ 2] , FPGA 的功能越來越強, 因此FPGA 在現代電子系統設計中發揮著越來越重要的作用。本課題的設計就是采用VHDL 描述, 基于FPGA 來實現的。
上傳時間： 2014-02-22
上傳用戶：a1054751988
8051參考設計，與其他8051的免費IP相比，文檔相對較全，Oregano System 提供 This is version 1.3 of the MC8051 IP core. September 2002: Oregano Systems - Design & Consulting GesmbH Change history: - Improved tb_mc8051_siu_sim.vhd to verify duplex operation. - Corrected problem with duplex operation in file mc8051_siu_rtl.vhd
上傳時間： 2013-11-06
上傳用戶：XLHrest
C++完美演繹 經典算法 如 /* 頭文件：my_Include.h */ #include <stdio.h> /* 展開C語言的內建函數指令 */ #define PI 3.1415926 /* 宏常量，在稍后章節再詳解 */ #define circle(radius) (PI*radius*radius) /* 宏函數，圓的面積 */ /* 將比較數值大小的函數寫在自編include文件內 */ int show_big_or_small (int a,int b,int c) { int tmp if (a>b) { tmp = a a = b b = tmp } if (b>c) { tmp = b b = c c = tmp } if (a>b) { tmp = a a = b b = tmp } printf("由小至大排序之后的結果:%d %d %d\n", a, b, c) } 程序執行結果： 由小至大排序之后的結果:1 2 3 可將內建函數的include文件展開在自編的include文件中 圓圈的面積是=201.0619264
標簽： my_Include include define 3.141
上傳時間： 2014-01-17
上傳用戶：epson850
源代碼\用動態規劃算法計算序列關系個數 用關系"<"和"="將3個數a，b，c依次序排列時，有13種不同的序列關系： a=b=c,a=b<c,a<b=v,a<b<c,a<c<b a=c<b,b<a=c,b<a<c,b<c<a,b=c<a c<a=b,c<a<b,c<b<a 若要將n個數依序列，設計一個動態規劃算法，計算出有多少種不同的序列關系， 要求算法只占用O(n),只耗時O(n*n).
上傳時間： 2013-12-26
上傳用戶：siguazgb
