龍芯處理器主要包括三個(gè)系列。龍芯1號(hào)處理器及其IP系列主要面向嵌入式應(yīng)用，龍芯2號(hào)超標(biāo)量處理器及其IP系列主要面向桌面應(yīng)用，龍芯3號(hào)多核處理器系列主要面向服務(wù)器和高性能機(jī)應(yīng)用。根據(jù)應(yīng)用的需要，其中部分龍芯2號(hào)也可以面向部分高端嵌入式應(yīng)用，部分低端龍芯3號(hào)也可以面向部分桌面應(yīng)用。以后上述三個(gè)系列將并行地發(fā)展。 龍芯系列處理器通過(guò)充分開(kāi)發(fā)指令級(jí)并行性、數(shù)據(jù)級(jí)并行性、以及線程級(jí)并行性來(lái)提高性能。其中龍芯1號(hào)系列微處理器實(shí)現(xiàn)了帶有靜態(tài)分支預(yù)測(cè)和阻塞Cache的單發(fā)射的亂序執(zhí)行流水線；龍芯2號(hào)系列微處理器實(shí)現(xiàn)了帶有動(dòng)態(tài)分支預(yù)測(cè)和非阻塞Cache的超標(biāo)量四發(fā)射亂序執(zhí)行流水線，龍芯2號(hào)系列微處理器還使用浮點(diǎn)數(shù)據(jù)通路復(fù)用技術(shù)實(shí)現(xiàn)了定點(diǎn)的單指令流多數(shù)據(jù)流指令；下一代的龍芯3號(hào)系列微處理器將實(shí)現(xiàn)片內(nèi)多核技術(shù)。
標(biāo)簽： 龍芯處理器 龍芯1號(hào) 處理器 嵌入式應(yīng)用
上傳時(shí)間： 2016-10-16
上傳用戶：xuanjie
The DHRY program performs the dhrystone benchmarks on the 8051. Dhrystone is a general-performance benchmark test originally developed by Reinhold Weicker in 1984. This benchmark is used to measure and compare the performance of different computers or, in this case, the efficiency of the code generated for the same computer by different compilers. The test reports general performance in dhrystones per second. Like most benchmark programs, dhrystone consists of standard code and concentrates on string handling. It uses no floating-point operations. It is heavily influenced by hardware and software design, compiler and linker options, code optimizing, cache memory, wait states, and integer data types. The DHRY program is available in different targets: Simulator: Large Model: DHRY example in LARGE model for Simulation Philips 80C51MX: DHRY example in LARGE model for the Philips 80C51MC
標(biāo)簽： general-performanc benchmarks Dhrystone dhrystone
上傳時(shí)間： 2016-11-30
上傳用戶：hphh
這是學(xué)ARM9和ADS1.2的一個(gè)很好的例程，這個(gè)例程簡(jiǎn)單易懂。 這個(gè)例程可以用開(kāi)發(fā)板是的LED燈和仿真器來(lái)測(cè)試硬件的好壞， 還可以CACHE對(duì)程序運(yùn)行速度的影響，測(cè)試設(shè)置FCLK的頻率。
上傳時(shí)間： 2016-12-16
上傳用戶：水中浮云
凌陽(yáng)SPCE3200 系統(tǒng)開(kāi)發(fā)板隨機(jī)自帶源程序。共安排了32個(gè)子目錄，其中按照SPCE3200實(shí)驗(yàn)指導(dǎo)書(shū)(上冊(cè))中的實(shí)驗(yàn)順序存放了實(shí)驗(yàn)程序的源代碼,所有項(xiàng)目代碼均在S+coreIDE v2.1.2下測(cè)試通過(guò)。此為第16到第23個(gè)試驗(yàn)源代碼。試驗(yàn)內(nèi)容如下： 5.3 實(shí)驗(yàn)十六：Cache 讀寫(xiě)實(shí)驗(yàn). 5.4 實(shí)驗(yàn)十七：DMA讀寫(xiě)實(shí)驗(yàn) 5.5 實(shí)驗(yàn)十八：SD卡讀取實(shí)驗(yàn) SPCE3200教學(xué)平臺(tái)通信模塊實(shí)驗(yàn) 6.1 實(shí)驗(yàn)十九：SPI通信實(shí)驗(yàn) 6.2 實(shí)驗(yàn)二十：I2C通信實(shí)驗(yàn). 6.3 實(shí)驗(yàn)二十一：UART異步串行口通訊實(shí)驗(yàn) 6.4 實(shí)驗(yàn)二十二：USB DEVICE實(shí)驗(yàn) 6.5 實(shí)驗(yàn)二十三：USB HOST 實(shí)驗(yàn)
上傳時(shí)間： 2014-12-05
上傳用戶：thinode
用來(lái)清理ie緩存的，rundll32 -u -p 等方式不好用，根據(jù)彈出的對(duì)話框可以選擇清理緩存，比如cookie, ie cache url history等
標(biāo)簽： 緩存
上傳時(shí)間： 2017-02-19
上傳用戶：txfyddz
TI的達(dá)芬奇系列dm355使用的spi模塊驅(qū)動(dòng)，dm355上使用spi控制一塊eeprom,在cache打開(kāi)的情況下可能會(huì)有偶數(shù)個(gè)字節(jié)寫(xiě)不進(jìn)去的情況,暫時(shí)關(guān)閉cache就可以解決。
上傳時(shí)間： 2014-08-30
上傳用戶：linlin
pccard driver s3c2440.The S3C2440A offers outstanding features with its CPU core, a 16/32-bit ARM920T RISC processor designed by Advanced RISC Machines, Ltd. The ARM920T implements MMU, AMBA BUS, and Harvard cache architecture with separate 16KB instruction and 16KB data caches, each with an 8-word line length.
標(biāo)簽： outstanding S3C2440A features pccard
上傳時(shí)間： 2013-12-24
上傳用戶：lizhen9880
從ARM硬件角度架構(gòu)講述ARM系統(tǒng)軟硬件開(kāi)發(fā)，對(duì)cache，MMU，頁(yè)表管理等都有精辟的論述。不可多得英文參考資料！
上傳時(shí)間： 2014-01-26
上傳用戶：kernaling
cpu設(shè)計(jì)實(shí)例mips。MIPSI指令集32位CPU （1）MiniCore設(shè)計(jì)實(shí)例全32位操作，32個(gè)32位通用寄存器，所有指令和地址全為32位 （2）靜態(tài)流水線（3～5級(jí)） （3）Forwarding技術(shù) （4）片內(nèi)L1 Cache，指令、數(shù)據(jù)各4KByte，硬件初始化 （5）沒(méi)有TLB，但系統(tǒng)控制協(xié)處理器（CP0）具有除頁(yè)面映射外的全部功能
標(biāo)簽： MiniCore MIPSI mips cpu
上傳時(shí)間： 2013-12-02
上傳用戶：xiaodu1124
The purpose of this project is to explore the issues and implementation of a multiple instruction stream, single data stream processor. We are running two instruction streams on two CPUs which share an address space. The processors share a second level cache, and maintain coherence at the L1 cache with a write-invalidate policy. The L2 cache is two-way set associative, with a block size of 8 words, and a total capacity of 512 words.
標(biāo)簽： implementation instruction multiple purpose
上傳時(shí)間： 2017-04-18
上傳用戶：731140412
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
