200-MHz ARM920T Processor • 16-kbyte Instruction Cache • 16-kbyte Data Cache • Linux® , Microsoft® Windows® CE-enabled MMU • 100-MHz System Bus • MaverickCrunch™ Math Engine • Floating Point, Integer, and Signal Processing Instructions • Optimized for digital music compression and decompression algorithms. • Hardware interlocks allow in-line coding. • MaverickKey™ IDs • 32-bit Unique ID can be used for DRM-compliant 128-bit random ID. • Integrated Peripheral Interfaces • 32-bit SDRAM Interface
標(biāo)簽: 8226 Cache kbyte Instruction
上傳時(shí)間: 2017-04-08
上傳用戶:comua
This is paper on post silicon verification of cache coherence.
標(biāo)簽: verification coherence silicon cache
上傳時(shí)間: 2013-12-02
上傳用戶:ma1301115706
this is an interrest book about Mips,some simple sourcecodes, using SPIM
標(biāo)簽: sourcecodes interrest simple about
上傳時(shí)間: 2017-07-28
上傳用戶:Miyuki
This module handles ARP messages and ARP resolution and manages the ARP cache
標(biāo)簽: ARP resolution and messages
上傳時(shí)間: 2014-01-31
上傳用戶:ynwbosss
DM642上利用DMA和CACHE優(yōu)化內(nèi)存存取實(shí)例
上傳時(shí)間: 2013-12-16
上傳用戶:愛死愛死
集成電路設(shè)計(jì)以及制造業(yè)的不斷發(fā)展,使得在單個(gè)芯片上集成多個(gè)處理器內(nèi)核成為了可能。近年來多核處理器的發(fā)展過程中,多個(gè)內(nèi)核對(duì)共享數(shù)據(jù)的訪問一直存在數(shù)據(jù)沖突問題,也就是緩存(Cache)出現(xiàn)不一致情況。Cache 一致性協(xié)議就是為了解決這種不一致現(xiàn)象,使得內(nèi)核可以實(shí)時(shí)訪問到正確的數(shù)據(jù)。 本文在簡(jiǎn)單介紹Cache一致性之后,總結(jié)了三種改進(jìn)的Cache一致性協(xié)議。第一種介紹了一致性協(xié)議與片上互聯(lián)協(xié)議相協(xié)同的設(shè)計(jì)將多核架構(gòu)與片上互聯(lián)方式相結(jié)合,最終實(shí)現(xiàn)低延遲、高帶寬、可擴(kuò)展等特性。第二種提出了基于分層架構(gòu)的混合一致性協(xié)議,將兩種傳統(tǒng)一致性協(xié)議進(jìn)行了有效地結(jié)合。在第一層共享總線架構(gòu)結(jié)構(gòu)上采用總線監(jiān)聽一致性協(xié)議,第二層互聯(lián)網(wǎng)絡(luò)架構(gòu)的結(jié)構(gòu)上采用基于目錄的一致性協(xié)議。該協(xié)議即解決了共享總線架構(gòu)的總線帶寬問題,又解決了基于目錄的一致性協(xié)議中目錄所占存儲(chǔ)空間過大的問題,表現(xiàn)出了優(yōu)良的性能。第三種是基于 Token 的動(dòng)態(tài)可重構(gòu) Cache一致性協(xié)議,通過相關(guān)結(jié)果表明基于 Token 的動(dòng)態(tài)可重構(gòu) Cache 一致性協(xié)議將能夠有效的應(yīng)用到眾核處理器結(jié)構(gòu)中。
標(biāo)簽: Cache
上傳時(shí)間: 2016-11-28
上傳用戶:Nicole_K
cache-google-font
標(biāo)簽: cache-google-font
上傳時(shí)間: 2018-03-26
上傳用戶:itata
隨著存儲(chǔ)技術(shù)的迅速發(fā)展,存儲(chǔ)業(yè)務(wù)需求的不斷增長(zhǎng),獨(dú)立的磁盤冗余陣列可利用多個(gè)磁盤并行存取提高存儲(chǔ)系統(tǒng)的性能。磁盤陣列技術(shù)采用硬件和軟件兩種方式實(shí)現(xiàn),軟件RAID(Redundant Array of Independent Disks)主要利用操作系統(tǒng)提供的軟件實(shí)現(xiàn)磁盤冗余陣列功能,對(duì)系統(tǒng)資源利用率高,節(jié)省成本。硬件RAID將大部分RAID功能集成到一塊硬件控制器中,系統(tǒng)資源占用率低,可移植性好。 分析了軟件RAID的性能瓶頸,使用硬件直接完成部分計(jì)算提高軟件RAID性能。針對(duì)RAID5采用FPGA(Field Programmable Gate Array)技術(shù)實(shí)現(xiàn)RAID控制器硬件設(shè)計(jì),完成磁盤陣列啟動(dòng)、數(shù)據(jù)緩存(Cache)以及數(shù)據(jù)XOR校驗(yàn)等功能。基于硬件RAID的理論,提出一種基于Virtex-4的硬件RAID控制器的系統(tǒng)設(shè)計(jì)方案:獨(dú)立微處理器和較大容量的內(nèi)存;實(shí)現(xiàn)RAID級(jí)別遷移,在線容量擴(kuò)展,在線數(shù)據(jù)熱備份等高效、用戶可定制的高級(jí)RAID功能;利用Virtex-4內(nèi)置硬PowerPC完成RAID服務(wù)器部分配置和管理工作,運(yùn)行Linux操作系統(tǒng)、RAID管理軟件等。控制器既可以作為RAID控制卡在服務(wù)器上使用,也可作為一個(gè)獨(dú)立的系統(tǒng),成為磁盤陣列的調(diào)試平臺(tái)。 隨著集成電路的發(fā)展,芯片的體積越來越小,電路的布局布線密度越來越大,信號(hào)的工作頻率也越來越高,高速電路的傳輸線效應(yīng)和信號(hào)完整性問題越來越明顯。RAID控制器屬于高速電路的范疇,在印刷電路板(Printed Circuit Block, PCB)實(shí)現(xiàn)時(shí)分別從疊層設(shè)計(jì)、布局、電源完整性、阻抗匹配和串?dāng)_等方面考慮了信號(hào)完整性問題,并基于IBIS(I/O Buffer Information Specification)模型進(jìn)行了信號(hào)完整性分析及仿真。
上傳時(shí)間: 2013-04-24
上傳用戶:jeffery
作為嵌入式系統(tǒng)核心的微處理器,是SOC不可或缺的“心臟”,微處理器的性能直接影響著整個(gè)SOC的性能。 與國(guó)際先進(jìn)技術(shù)相比,我國(guó)在這一領(lǐng)域的研究和開發(fā)工作還相當(dāng)落后,這直接影響到我國(guó)信息產(chǎn)業(yè)的發(fā)展。本著趕超國(guó)外先進(jìn)技術(shù),填補(bǔ)我國(guó)在該領(lǐng)域的空白以擺脫受制于國(guó)外的目的,我國(guó)很多科研單位和公司進(jìn)行了自己的努力和嘗試。經(jīng)過幾年的探索,已經(jīng)有多種自主知識(shí)產(chǎn)權(quán)的處理器芯片完成了設(shè)計(jì)驗(yàn)證并逐漸進(jìn)入市場(chǎng)化階段。我國(guó)已結(jié)束無“芯”的歷史,并向設(shè)計(jì)出更高性能處理器的目標(biāo)邁進(jìn)。 艾科創(chuàng)新微電子公司的VEGA處理器,是公司憑借自己的技術(shù)力量和科研水平設(shè)計(jì)出的一款64位高性能RSIC微處理器。該處理器基于MIPSISA構(gòu)架,采用五級(jí)流水線的設(shè)計(jì),并且使用了高性能處理器所廣泛采用的虛擬內(nèi)存管理技術(shù)。設(shè)計(jì)過程中采用自上而下的方法,根據(jù)其功能將其劃分為取指、譯碼、算術(shù)邏輯運(yùn)算、內(nèi)存管理、流水線控制和cache控制等幾個(gè)功能塊,使得我們?cè)谠O(shè)計(jì)中能夠按照其功能和時(shí)序要求進(jìn)行。 本文的首先介紹了MIPS微處理器的特點(diǎn),通過對(duì)MIPS指令集和其五級(jí)流水線結(jié)構(gòu)的介紹使得對(duì)VEGA的設(shè)計(jì)有了一個(gè)直觀的認(rèn)識(shí)。在此基礎(chǔ)上提出了VEGA的結(jié)構(gòu)劃分以及主要模塊的功能。作為采用虛擬內(nèi)存管理技術(shù)的處理器,文章的主要部分介紹了VEGA的虛擬內(nèi)存管理技術(shù),將VEGA的內(nèi)存管理單元(MMU)尤其是內(nèi)部?jī)蓚€(gè)翻譯后援緩沖(TLB)的設(shè)計(jì)作為重點(diǎn)給出了流水線處理器設(shè)計(jì)的方法。結(jié)束總體設(shè)計(jì)并完成仿真后,并不能代表設(shè)計(jì)的正確性,它還需要我們?cè)趯?shí)際的硬件平臺(tái)上進(jìn)行驗(yàn)證。作為論文的又一重點(diǎn)內(nèi)容,介紹了我們?cè)赩EGA驗(yàn)證過程中使用到的FPGA的主要配置單元,F(xiàn)PGA的設(shè)計(jì)流程。VEGA的FPGA平臺(tái)是一完整的計(jì)算機(jī)系統(tǒng),我們利用在線調(diào)試軟件XilinxChipscope對(duì)其進(jìn)行了在線調(diào)試,修正其錯(cuò)誤。 經(jīng)過模塊設(shè)計(jì)到最后的FPGA驗(yàn)證,VEGA完成了其邏輯設(shè)計(jì),經(jīng)過綜合和布局布線等后端流程,VEGA采用0.18工藝流片后達(dá)到120MHz的工作頻率,可在其平臺(tái)上運(yùn)行Windows-CE和Linux嵌入式操作系統(tǒng),達(dá)到了預(yù)計(jì)的設(shè)計(jì)要求。
標(biāo)簽: MIPS FPGA 微處理器 模塊設(shè)計(jì)
上傳時(shí)間: 2013-07-07
上傳用戶:標(biāo)點(diǎn)符號(hào)
·本書從軟件設(shè)計(jì)的角度,全面、系統(tǒng)地介紹了ARM處理器的基本體系結(jié)構(gòu)和軟件設(shè)計(jì)與優(yōu)化方法。內(nèi)容包括:ARM處理器基礎(chǔ);ARM/Thumb指令集;C語(yǔ)言與匯編語(yǔ)言程序的設(shè)計(jì)與優(yōu)化;基本運(yùn)算、操作的優(yōu)化;基于ARM的DSP;異常與中斷處理;固件與嵌入式OS;cache與存儲(chǔ)器管理;ARMv6體系結(jié)構(gòu)的特點(diǎn)等。全書內(nèi)容完整,針對(duì)各種不同的ARM內(nèi)核系統(tǒng)結(jié)構(gòu)都有詳盡論述,并有大量的例子和源代碼。附錄給出了完
標(biāo)簽: ARM 嵌入式 系統(tǒng)開發(fā) 軟件設(shè)計(jì)
上傳時(shí)間: 2013-04-24
上傳用戶:763274289
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1