本文設計和實現(xiàn)了基于FPGA的數(shù)字下變頻器DDC，用于寬帶數(shù)字中頻軟件無線電接收機中。采用自上向下的模塊化設計方法，將DDC的功能劃分為基本單元，實現(xiàn)這些功能模塊并組成模塊庫。在具體應用時，優(yōu)化配置各個模塊來滿足具體無線通信系統(tǒng)性能的要求。這樣做比傳統(tǒng)ASIC數(shù)字下變頻器具有更好的可編程性和靈活性，從而滿足不同的工程設計需求。 首先闡述了軟件無線電中關鍵的數(shù)字信號處理技術，包括中頻處理中的下變頻技術、抽取技術以及帶通采樣技術。利用MATLAB的Simulink完成了對系統(tǒng)的設計與仿真，驗證了設計的正確性。之后用QuartusII進行了基于FPGA抽取濾波器和NCO等關鍵模塊的設計，編譯后進行了時序仿真，最后在PCB板上實現(xiàn)了實際電路并應用于工程項目中。
標簽： FPGA 數(shù)字下變頻
上傳時間： 2013-08-05
上傳用戶：lishuoshi1996
可靠通信要求消息從信源到信宿盡量無誤傳輸，這就要求通信系統(tǒng)具有很好的糾錯能力，如使用差錯控制編碼。自仙農(nóng)定理提出以來，先后有許多糾錯編碼被相繼提出，例如漢明碼，BCH碼和RS碼等，而C。Berrou等人于1993年提出的Turbo碼以其優(yōu)異的糾錯性能成為通信界的一個里程碑。 然而，Turbo碼迭代譯碼復雜度大，導致其譯碼延時大，故而在工程中的應用受到一定限制，而并行Turbo譯碼可以很好地解決上述問題。本論文的主要工作是通過硬件實現(xiàn)一種基于幀分裂和歸零處理的新型并行Turbo編譯碼算法。論文提出了一種基于多端口存儲器的并行子交織器解決方法，很好地解決了并行訪問存儲器沖突的問題。 本論文在現(xiàn)場可編程門陣列(FPGA)平臺上實現(xiàn)了一種基于幀分裂和籬笆圖歸零處理的并行Turbo編譯碼器。所實現(xiàn)的并行Turbo編譯碼器在時鐘頻率為33MHz，幀長為1024比特，并行子譯碼器數(shù)和最大迭代次數(shù)均為4時，可支持8.2Mbps的編譯碼數(shù)掘吞吐量，而譯碼時延小于124us。本文還使用EP2C35FPGA芯片設計了系統(tǒng)開發(fā)板。該開發(fā)板可提供高速以太網(wǎng)MAC／PHY和PCI接口，很好地滿足了通信系統(tǒng)需求。系統(tǒng)測試結果表明，本文所實現(xiàn)的并行Turbo編譯碼器及其開發(fā)板運行正確、有效且可靠。 本論文主要分為五章，第一章為緒論，介紹Turbo碼背景和硬件實現(xiàn)相關技術。第二章為基于幀分裂和歸零的并行Turbo編碼的設計與實現(xiàn)，分別介紹了編碼器和譯碼器的RTL設計，還提出了一種基于多端口存儲器的并行子交織器和解交織器設計。第三章討論了使用NIOS處理器的SOC架構，使用SOC架構處理系統(tǒng)和基于NIOSII處理器和uC／0S一2操作系統(tǒng)的架構。第四章介紹了FPGA系統(tǒng)開發(fā)板設計與調(diào)試的一些工作。最后一章為本文總結及其展望。
上傳時間： 2013-04-24
上傳用戶：ziyu_job1234
當今電子系統(tǒng)的設計是以大規(guī)模FPGA為物理載體的系統(tǒng)芯片的設計，基于FPGA的片上系統(tǒng)可稱為可編程片上系統(tǒng)(SOPC)。SOPC的設計是以知識產(chǎn)權核(IPCore)為基礎，以硬件描述語言為主要設計手段，借助以計算機為平臺的EDA工具進行的。 本文在介紹了FPGA與SOPC相關技術的基礎上，給出了SOPC技術開發(fā)調(diào)制解調(diào)器的方案。在分析設計軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發(fā)軟件進行SOPC(System On a Programmable Chip)設計流程后，依據(jù)調(diào)制解調(diào)算法提出了一種基于DSP Builder調(diào)制解調(diào)器的SOPC實現(xiàn)方案，模塊化的設計方法大大縮短了調(diào)制解調(diào)器的開發(fā)周期。 在SOPC技術開發(fā)調(diào)制解調(diào)器的過程中，用MATLAB/Simulink的圖形方式調(diào)用Altera DSP Builder和其他Simulink庫中的圖形模塊(Block)進行系統(tǒng)建模，在Simulink中仿真通過后，利用DSP Builder將Simulink的模型文件(．mdl)轉化成通用的硬件描述語言VHDL文件，從而避免了VHDL語言手動編寫系統(tǒng)的煩瑣過程，將精力集中于算法的優(yōu)化上。 基于DSP Builder的開發(fā)功能，調(diào)制解調(diào)器電路中的低通濾波器可直接調(diào)用FIRIP Core，進一步提高了開發(fā)效率。 在進行編譯、仿真調(diào)試成功后，經(jīng)過QuartusⅡ將編譯生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6，完成器件編程，從而給出了一種調(diào)制解調(diào)器的SOPC系統(tǒng)實現(xiàn)方案。
上傳時間： 2013-05-28
上傳用戶：koulian
軟件無線電(SDR，Software Defined Radio)由于具備傳統(tǒng)無線電技術無可比擬的優(yōu)越性，已成為業(yè)界公認的現(xiàn)代無線電通信技術的發(fā)展方向。理想的軟件無線電系統(tǒng)強調(diào)體系結構的開放性和可編程性，減少靈活性著的硬件電路，把數(shù)字化處理(ADC和DAC)盡可能靠近天線，通過軟件的更新改變硬件的配置、結構和功能。目前，直接對射頻(RF)進行采樣的技術尚未實現(xiàn)普及的產(chǎn)品化，而用數(shù)字變頻器在中頻進行數(shù)字化是普遍采用的方法，其主要思想是，數(shù)字混頻器用離散化的單頻本振信號與輸入采樣信號在乘法器中相乘，再經(jīng)插值或抽取濾波，其結果是，輸入信號頻譜搬移到所需頻帶，數(shù)據(jù)速率也相應改變，以供后續(xù)模塊做進一步處理。數(shù)字變頻器在發(fā)射設備和接收設備中分別稱為數(shù)字上變頻器(DUC，Digital Upper Converter)和數(shù)字下變頻器(DDC，Digital Down Converter)，它們是軟件無線電通信設備的關鍵部什。大規(guī)模可編程邏輯器件的應用為現(xiàn)代通信系統(tǒng)的設計帶來極大的靈活性。基于FPGA的數(shù)字變頻器設計是深受廣大設計人員歡迎的設計手段。本文的重點研究是數(shù)字下變頻器(DDC)，然而將它與數(shù)字上變頻器(DUC)完全割裂后進行研究顯然是不妥的，因此，本文對數(shù)字上變頻器也作適當介紹。 第一章簡要闡述了軟件無線電及數(shù)字下變頻的基本概念，介紹了研究背景及所完成的主要研究工作。 第二章介紹了數(shù)控振蕩器(NCO)，介紹了兩種實現(xiàn)方法，即基于查找表和基于CORDIC算法的實現(xiàn)。對CORDIc算法作了重點介紹，給出了傳統(tǒng)算法和改進算法，并對基于傳統(tǒng)CORDIC算法的NCO的FPGA實現(xiàn)進行了EDA仿真。 第三章介紹了變速率采樣技術，重點介紹了軟件無線電中廣泛采用的級聯(lián)積分梳狀濾波器 (cascaded integratot comb， CIC)和ISOP(Interpolated Second Order Polynomial)補償法，對前者進行了基于Matlab的理論仿真和FPGA實現(xiàn)的EDA仿真，后者只進行了基于Matlab的理論仿真。 第四章介紹了分布式算法和軟件無線電中廣泛采用的半帶(half-band，HB)濾波器，對基于分布式算法的半帶濾波器的FPGA實現(xiàn)進行了EDA仿真，最后簡要介紹了FIR的多相結構。 第五章對數(shù)字下變頻器系統(tǒng)進行了噪聲綜合分析，給出了一個噪聲模型。 第六章介紹了數(shù)字下變頻器在短波電臺中頻數(shù)字化應用中的一個實例，給出了測試結果，重點介紹了下變頻器的：FPGA實現(xiàn)，其對應的VHDL程序收錄在本文最后的附錄中，希望對從事該領域設計的技術人員具有一定參考價值。
標簽： 軟件無線電 數(shù)字下變頻 技術研究
上傳時間： 2013-06-09
上傳用戶：szchen2006
自上個世紀九十年代以來，我國著名學者、現(xiàn)中國科學院院士、清華大學陳難先教授等人使用無窮級數(shù)的Mobius反演公式解決了一系列重要的物理學中的逆問題，開創(chuàng)了應用、推廣數(shù)論中的Mobius變換解決物理學中各種逆問題的巧妙方法，其工作在1990年當時就得到了世界著名的《NATURE》雜志的高度評價。 華僑大學蘇武潯教授等則把Mobius變換的方法應用于幾種常用波形(包括周期矩形脈沖，奇偶對稱方波和三角波等)的傅立葉級數(shù)的逆變換運算，得到正、余弦函數(shù)及一般周期信號的各種常用波形的信號展開；并求得了與各種常用波形信號函數(shù)族相正交的函數(shù)族，以用于各展開系數(shù)的計算與信息的解調(diào)；而后把它們應用到通信系統(tǒng)中，提出了一種新的通信系統(tǒng)，即新型Chen-Mobius通信系統(tǒng)。 本文主要完成了兩個方面的工作,Chen-Mobius多路通信系統(tǒng)的FPGA硬件設計實現(xiàn)和基于Chen-Mobius變換的語音加密雙工通信系統(tǒng)的實現(xiàn)。首先，利用嵌入MATLAB\SIMULINK中的DSPBuilder軟件對Chen-Mobius多路(四路和八路)通信系統(tǒng)進行仿真分析，對該系統(tǒng)在不同信噪比情況下的錯誤概率進行了計算，并繪出了信噪比-錯誤概率曲線；其次，利用DSPBuilder中的Signalcompiler將Chen-Mobius多路通信系統(tǒng)的主體模塊(函數(shù)及積分器的產(chǎn)生等)轉化成HDL硬件語言，后在QuartusⅡ軟件平臺上，結合利用VHDL編程的硬件程序模塊(分頻、延時、控制模塊等)構架完整的Chen-Mobius通信系統(tǒng)，并對此系統(tǒng)設計綜合、引腳分配、仿真驗證、時序分析等；最后，在Altera公司的Stratix 芯片上，實現(xiàn)硬件的編程和下載，從而完成了Chen-Mobius多路通信系統(tǒng)的FPGA硬件實現(xiàn)。 另外，利用Chen-Mobius單路通信系統(tǒng)的調(diào)制、解調(diào)系統(tǒng)分別對語音信號進行加密與解密，在兩塊DE2的FPGA開發(fā)板上成功實現(xiàn)了基于Chen-Mobius變換的語音加密雙工通信。完成本設計意義重大，它為今后Chen-Mobius通信系統(tǒng)應用于通信領域的各個方面，邁開堅實的一步。
標簽： ChenMobius FPGA 通信系統(tǒng) 硬件實現(xiàn)
上傳時間： 2013-07-24
上傳用戶：xaijhqx
卷積Turbo碼因其優(yōu)異的糾錯性能越來越受人門的關注，而編碼器和譯碼器是編碼理論實際應用的重點和難點。論文根據(jù)IEEE802.16e標準，以低時延、高吞吐量、支持高時鐘頻率、參數(shù)可配置為目標，對卷積Turbo碼編碼器和譯碼器的FPG...
上傳時間： 2013-05-19
上傳用戶：cuibaigao
·摘要： 介紹了簡易V.23二進制頻移鍵控(2FSK)調(diào)制解調(diào)器的工作原理、算法分析以及基于可編程器件DSP的軟件設計方法.
標簽： 2FSK DSP 調(diào)制解調(diào)器
上傳時間： 2013-07-22
上傳用戶：拔絲土豆
·射頻識別（RFID）技術——無線電感應的應答器和非接觸IC 卡的原理與應用【德】Klaus Finkenzeller著 陳大才譯 王卓人審譯/電子工業(yè)出版社/344頁/2001年6月出版
上傳時間： 2013-06-03
上傳用戶：lrx1992
· 摘要： 基于Matlab與DSP的語音信號FIR濾波,以TMS320VC5402為核心,在DES5402PP-U實驗系統(tǒng)平臺上實現(xiàn).調(diào)試過程中,使用并口電纜將DES5402PP-U與PC機連接,并配置PC機并口使用0x0378端口.系統(tǒng)的CCS軟件在XDS510仿真器和調(diào)試器配合下工作.FIR濾波軟件采用匯編語言,程序主要流程是:硬件資源的初始化;在主程序中進行死循環(huán);等待
上傳時間： 2013-06-05
上傳用戶：stvnash
介紹了MSK信號的優(yōu)點，并分析了其實現(xiàn)原理，提出一種MSK高性能數(shù)字調(diào)制器的FPGA實現(xiàn)方案；采用自頂向下的設計思想，將系統(tǒng)分成串/并變換器、差分編碼器、數(shù)控振蕩器、移相器、乘法電路和加法電路等6大模塊，重點論述了串/并變換、差分編碼、數(shù)控振蕩器的實現(xiàn)，用原理圖輸入、VHDL語言設計相結合的多種設計方法，分別實現(xiàn)了各模塊的具體設計，并給出了其在QuartusII環(huán)境下的仿真結果。結果表明，基于FPGA的MSK調(diào)制器，設計簡單，便于修改和調(diào)試，性能穩(wěn)定。
上傳時間： 2013-11-23
上傳用戶：dvfeng
