軟件無線電已成為無線通信非常關鍵的技術之一。其基本思想是將寬帶A/D、D/A盡可能靠近天線，在一個開放式、模塊化的通用硬件平臺上用盡可能多的軟件來實現無線電臺的各種功能。 本文所討論的多相濾波器組信道化接收機(PPCR)及信道非均勻劃分，即是應用了軟件無線電理念的一種新技術。該技術針對傳統無線電接收機存在的結構不靈活、系統升級困難、同時處理多信號能力弱及系統規模過大等問題，應用現代多速率信號處理理論對之進行了改進。改進后的軟件無線電PPCR．具有全概率接收能力，能對信號進行下變頻并降低其采樣率處理，實現后資源耗費較低，而且依托現場可編程門陣列(FPGA)建立的平臺是開放式的，在需要時可在不改變硬件系統的情況下通過軟件更改系統的功能，極大地提高了系統的靈活性。諸多的優點使其具有十分廣泛的應用前景，也成為當前研究熱點之一。 本文首先介紹了課題的應用背景，并深入討論了軟件無線電的基本理論：信號采樣理論及多速率信號處理理論，介紹了應用PPCR的采樣處理過程，給出了推導PPCR的數學模型，并在此基礎上分析闡述了信道非均勻劃分的原理。 在本文的系統仿真及實現部分，首先介紹了應用現代DSP開發工具DSPBuilder進行開發的設計流程，然后對應用DSP Builder來設計PPCR中的主要模塊一多相濾波器組及快速傅立葉變換模塊做了詳細闡述，最后對系統仿真及實現過程的實驗結果圖進行了分析。 本文主要是在實驗室階段對算法在硬件實現上進行研究。成果可以作為后續應用研究的基礎，對各種應用軟件無線電理念的通信系統都具有一定的參考價值。
上傳時間： 2013-06-17
上傳用戶：xfbs821
隨著集成電路的設計規模越來越大，FPGA為了滿足這種設計需求，其規模也越做越大，傳統平面結構的FPGA無法滿足實際設計需求。首先是硬件設計上的很難控制，其次就是計算機軟件面臨很大挑戰，所有復雜問題全部集中到布局布線(P&R)這一步，而實際軟件處理過程中，P&R所占的時間比例是相當大的。為了緩解這種軟件和硬件的設計壓力，多層次化結構的FPGA得以采用。所謂層次化就是可配置邏輯單元內部包含多個邏輯單元(相對于傳統的單一邏輯單元)，并且內部的邏輯單元之間共享連線資源，這種結構有利于減少芯片面積和提高布通率。與此同時，FPGA的EDA設計流程也多了一步，那就是在工藝映射和布局之間增加了基本邏輯單元的裝箱步驟，該步驟既可以認為是工藝映射的后處理，也可認為是布局和布線模塊的預處理，這一步不僅需要考慮打包，還要考慮布線資源的問題。裝箱作為連接軟件前端和后端之間的橋梁，該步驟對FPGA的性能影響是相當大的。 本文通過研究和分析影響芯片步通率的各種因素，提出新的FPGA裝箱算法，可以同時減少裝箱后可配置邏輯單元(CLB)外部的線網數和外部使用的引腳數，從而達到減少布線所需的通道數。該算法和以前的算法相比較，無論從面積，還是通道數方面都有一定的改進。算法的時間復雜度仍然是線性的。與此同時本文還對FPGA的可配置邏輯單元內部連線資源做了分析，如何設計可配置邏輯單元內部的連線資源來達到即減少面積又保證芯片的步通率，同時還可以提高運行速度。 另外，本文還提出將電路分解成為多塊，分別下載到各個芯片的解決方案。以解決FPGA由于容量限制，而無法實現某些特定電路原型驗證。該算法綜合考慮影響多塊芯片性能的各個因數，采用較好的目標函數來達到較優結果。
上傳時間： 2013-04-24
上傳用戶：zhaoq123
基于微處理器的數字PID控制器改變了傳統模擬PID控制器參數整定不靈活的問題。但是常規微處理器容易在環境惡劣的情況下出現程序跑飛的問題，如果實現PID軟算法的微處理器因為強干擾或其他原因而出現故障，會引起輸出值的大幅度變化或停止響應。而FPGA的應用可以從本質上解決這個問題。因此，利用FPGA開發技術，實現智能控制器算法的芯片化，使之能夠廣泛的用于各種場合，具有很大的應用意義。 首先分析FPGA的內部結構特點，總結FPGA設計技術及開發流程，指出實現結構優化設計，降低設計難度，是擴展設計功能、提高芯片性能和產品性價比的關鍵?？刂葡到y由四個模塊組成，主要包括核心控制器模塊、輸入輸出模塊以及人機接口。其中控制器部分為系統的關鍵部件。在分析FPGA設計結構類型和特點的基礎上，提出一種基于FPGA改進型并行結構的PID溫度控制器設計方法。在PID算法與FPGA的運算器邏輯映像過程中，采用將補碼的加法器代替減法器設計，增加整數運算結果的位擴展處理，進行不同數據類型的整數歸一化等不同角度的處理方法融合為一體，可以有效地減少邏輯運算部件。應用Ouartus Ⅱ圖形輸入與Verilog HDL語言相結合設計實現了PID控制器，用Modelsim仿真驗證了設計結果的正確性，用Synplify Pro進行電路綜合，在Quaitus Ⅱ軟件中實現布局布線，最后生成FPGA的編程文件。根據控制系統的要求，論文設計完成了12位模數AD轉換器、數據顯示器、按鍵等相關外圍接口電路。 將一階、純滯后、大慣性電阻爐溫作為控制對象，以EP1C3T144 FPGA為核心，構建PID控制系統。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0～400℃的條件下，實驗結果表明，達到無超調的穩定控制要求，為降低FPGA實現PID控制器的設計難度提供了有效的方法。
上傳時間： 2013-05-24
上傳用戶：gyq
軟件無線電(SDR)
上傳時間： 2013-06-13
上傳用戶：linlin
目前，數字信號處理廣泛應用于通信、雷達、聲納、語音與圖像處理等領域，信號處理算法理論己趨于成熟，但其具體硬件實現方法卻值得探討。FPGA是近年來廣泛應用的超大規模、超高速的可編程邏輯器件，由于其具有高集成度、高速、可編程等優點，大大推動了數字系統設計的單片化、自動化，縮短了單片數字系統的設計周期、提高了設計的靈活性和可靠性，在超高速信號處理和實時測控方面有非常廣泛的應用。本文對FPGA的數據采集與處理技術進行研究，基于FPGA在數據采樣控制和信號處理方面的高性能和單片系統發展的新熱點，把FPGA作為整個數據采集與處理系統的控制核心。主要研究內容如下： FPGA的單片系統研究。針對數據采集與處理，對FPGA進行選型，設計了基于FPGA的單片系統的結構。把整個控制系統分為三個部分：多通道采樣控制模塊，數據處理模塊，存儲控制模塊。 多通道采樣控制模塊的設計。利用4片AD7506和一片AD7862對64路模擬量進行周期采樣，分別設計了通道選擇控制模塊和A/D轉換控制模塊，并進行了仿真，完成了基于FPGA的多通道采樣控制。 數據處理模塊的設計。FFT算法在數字信號處理中占有重要的地位，因此本文研究了FFT的硬件實現結構，提出了用FPGA實現FFT的一種設計思想，給出了總體實現框圖。分別設計了旋轉因子復數乘法器，碟形運算單元，存儲器，控制器，并分別進行了仿真。重點設計實現了FFT算法中的蝶形處理單元，采用了一種高效乘法器算法設計實現了蝶形處理單元中的旋轉因子乘法器，從而提高了蝶形處理器的運算速度，降低了運算復雜度。理論分析和仿真結果表明，狀態機控制器成功地對各個模塊進行了有序、協調的控制。 存儲控制模塊的設計。利用閃存芯片K9K1G08UOA對采集處理后的數據進行存儲，設計了FPGA與閃存的硬件連接，設計了存儲控制模塊。 本文對FFT算法的硬件實現進行了研究，結合單片系統的特點，把整個系統分為多通道采樣控制模塊，數據處理模塊，存儲控制模塊進行設計和仿真。設計采用VHDL編寫程序的源代碼。仿真測試結果表明，此FPGA單片系統可完成對實時信號的高速采集與處理。
上傳時間： 2013-07-06
上傳用戶：eclipse
1.打開功能是專門用于對C語言文件自動提取顯示所需要的漢字，進行點陣碼數據轉換的，在您的C語言程序中，有一點需要特別留意：您的注解中請不要使用雙引號，否則會引起提取錯誤。軟件包中的文件ee.c作為一個簡單例程供提取測試用。2。提取以后的點陣碼可以隨意修改點陣數據，使用鼠標的左鍵為加一點，右鍵為擦除一點。修改完畢請按旁邊的確認鍵將數據記錄到點陣碼中，否則您的修改將自動放棄。3。點陣碼可以隨意平移，請謹慎使用。平移之前請查看一遍所有的字符點陣圖，平移有可能會丟失邊界點，移出了邊界的點陣將被丟棄，不可恢復。平移
上傳時間： 2013-06-16
上傳用戶：tyg88888
隨著微電子技術的高速發展，實時圖像處理在多媒體、圖像通信等領域有著越來越廣泛的應用。FPGA就是硬件處理實時圖像數據的理想選擇，基于FPGA的圖像處理專用系統的研究將成為信息產業的新熱點。 本文詳細介紹了一種實時監控圖像處理系統的設計方案，實現了具有前端視頻采集系統、圖像預處理功能系統、圖像顯示系統。該系統采用Altera公司的FPGA芯片作為中央處理器，由視頻采集模塊、異步FIFO模塊、視頻解碼模塊、I
上傳時間： 2013-06-20
上傳用戶：wc412467303
圖像處理技術是信息科學中近幾十年來發展最為迅速的學科之一。目前，數字圖像處理技術被廣泛應用于航空航體、通信、醫學及工業生產領域中。圖像處理系統的硬件實現一般來講有三種方式：專用的圖像處理器件主要有專用集成芯片(Application SpecificIntegrated Circuit)、數字信號處理器(Digital Signal Process)和現場可編程門陣列(FieldProgrammable GateArray)以及相關電路組成。它們可以實時高速完成各種圖像處理算法。圖像處理中，低層的圖像預處理的數據量很大，要求處理速度快，但運算結果相對比較簡單。相對于其他兩種系統，基于FPGA的圖像處理系統非常合適用于圖像的預處理。 本文設計了一種基于FPGA的圖像處理系統。它的主要功能有：對攝像頭送來的視頻數據進行采集，并把它數字化；實現中值濾波和邊緣檢測這兩種圖像增強算法；將數字視頻信號轉換為模擬信號。 圖像處理系統由主處理器單元、圖像編碼單元和圖像解碼單元三部分組成。FPGA作為整個系統的核心器件，不僅要模擬出12C總線協議，完成視頻解碼芯片和編碼芯片的初始化；還要對視頻流同步信號提取，實現圖像采集控制，并將圖像信號存儲在SRAM中；圖像增強算法也是在FPGA中實現。采用PHILIPS公司的專用視頻解碼芯片SAA7111A將模擬視頻轉化數字視頻；視頻編碼芯片SAA7121完成數字視頻到模擬視頻的轉化。
上傳時間： 2013-07-19
上傳用戶：標點符號
隨著科學技術的發展，指紋識別技術被廣泛應用到各種不同的領域。對于一般的指紋識別系統，其設計要求具有很高的實時性和易用性，因此識別算法應該具有較低的復雜度，較快的運算速度，從而滿足實時性的要求。所以有必要根據不同的識別算法采用不同的實現平臺，使得指紋識別系統具有較高的可靠性、實時性、有效性等性能要求。 SOPC片上可編程系統和嵌入式系統是當前電子設計領域中最熱門的概念。NiosⅡ是Altera．公司開發的一種采用流水線技術、單指令流的RISC嵌入式處理器軟核，可以將它嵌入到FPGA內部，與用戶自定義邏輯組建成一個基于FPGA的片上專用系統。 本文在綜合考慮各種應用情況的基礎上，以網絡技術、數據庫技術、指紋識別技術和嵌入式系統技術為理論基礎，提出了一種有效可行的系統架構方案。對指紋識別技術中各個環節的算法和原理進行了深入研究，合理的改進了部分指紋識別算法；同時為了提高系統的實時性，采用NiosⅡ嵌入式處理器和FPGA硬件模塊實現指紋圖像處理主要算法。論文主要包括以下幾個方面： 1、對指紋圖像預處理、特征提取和特征匹配算法原理進行闡述，同時改進了指紋圖像的細化算法，提高了算法的性能，并設計了一套實用的指紋特征數據結構； 2、針對指紋圖像預處理模塊，包括圖像的歸一化、頻率提取、方向提取以及方向濾波，采用基于FPGA的硬件電路的方式實現。實驗結果表明，在保證系統誤識率較低、可靠性高的基礎上，大大提高了系統的執行速度； 3、改變了傳統的單枚指紋識別方法，提出采用多枚指紋唯一標識身份，大大降低了識別系統的誤識率； 4、改進了傳統的基于三角形匹配中獲取基準點的方法，同時結合可變界限盒思想進行指紋特征匹配。 5、結合COM+技術、數據庫技術和網絡技術，開發了后臺指紋特征匹配服務系統，實現了嵌入式指紋識別系統同數據庫的實時信息交換。 實驗結果表明，本文所提出的系統構架方案有效可行，基于FPGA的自動指紋識別系統在速度、功耗、擴展性等方面具有獨特的優勢，擁有廣闊的發展前景。
上傳時間： 2013-04-24
上傳用戶：15528028198
偽隨機序列 (Pseudo-Random Sequence，PRS)廣泛應用于密碼學、擴頻通信、雷達、導航等領域，其設計和分析一直是國際上的研究熱點?；煦缧蛄凶鳛橐环N性能優良的偽隨機序列，近年來受到越來越多的關注。尋找一種性能更為良好的混沌偽隨機序列(ChaosPseudo Random Sequence，CPRS)并且完成其硬件實現，在理論研究與工程應用上都是十分有價值的?；谇醒舆t橢圓反射腔映射混沌系統(Tangent-Delay Ellipse Reflecting Cavity map System，TD-ERCS)已被理論分析和測試證明具有良好的密碼學性質。本文介紹了一種基于TD-ERCS構造偽隨機序列發生器 (Pseudo Random SequenceGenerator，PRSG)的新方法；并基于這種方法，提出了以現場可編程門陣列 (Field Programmable Gate Array，FPGA)為平臺的硬件設計實現方案，采用硬件描述語言 (VHSIC Hardware DescriptionLanguage，VHDL )完成了整個系統的設計，通過了仿真與適配，完成了硬件調試；詳細地論述了系統總體框架及內部模塊設計，重點介紹了TD-ERCS算法實現單元的設計，并在系統中設計加入了異步串行接口，完善了整個系統的模塊化，可使系統嵌入到現有的各類密碼系統與設備中；基于FDELPHI編程環境，完成了計算機應用軟件的設計，為使用基于TD-ERCS開發的PRSG硬件產品提供了人機交互界面，也為分析與測試硬件系統產生的CPRS提供了方便；同時依據美國國家標準與技術研究院 (National Institute of Standards andTechnology，NIST)提出的偽隨機序列性能指標，對軟件與硬件系統產生的CPRS進行了標準測試，軟件方法所得序列各項性能指標完全合格，硬件FPGA所得序列僅三項測試未能通過，其原因有待進一步研究。
上傳時間： 2013-06-20
上傳用戶：heart520beat
