軟件無線電(SDR)<'[1]>系統是利用軟件方式，控制可編程硬件來更改系統參數，以便適應不同的需要。它有兩個核心思想，首先是將數字化區域由接收機推廣到發射機，并用數字方式實現了幾乎全部的基帶和中頻系統。其次就是將信號處理部分，諸如：調制解調、上/下變頻、濾波器設計等模塊全部構建在硬件平臺上用軟件控制。而且隨著可編程器件(如：FP6A、DSP等)性能上的飛速提升，又使以上這一切的實現變得更加便捷和簡易，所以結合擴頻設計技術，設計一款基于FPGA的全數字擴頻收發機，便是本課題的主要研究目標。 本文將首先從擴頻收發機的關鍵技術入手，著重介紹其理論依據。隨后，基于這些理論知識以及部分專用直接序列擴頻芯片的設計結構，如：Z87200，HFA3824等，確定了本擴頻收發機的實現方案，并結合本方案特點設計了一套完整的硬件測試平臺。它分為數字和模擬兩部分，其中以Altera Cyclone Ⅱ系列FPGA芯片EP2C35F672C6作為數字部分的硬件載體。同時分別采用ADI、TI、Intersil和Minis-Cirsuits等公司的多種芯片構建模擬部分的測試平臺。而后，通過使用Verilog HDL硬件描述語言對系統作了具體的軟硬件實現。 最后，針對系統的特點，利用實驗室現有的測試儀器，制定出具體的測試方案，對所設計的系統進行了調試和性能檢驗，得到了寶貴的硬件調試經驗和有用的測試結論，并在此基礎上給出了一種基于SOPC技術的系統實現方案，以供參考。
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
