亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

RS譯碼器

  • 基于ARM的多對(duì)象遠(yuǎn)程抄表系統(tǒng)集中器的設(shè)計(jì)與實(shí)現(xiàn)

    智能電表、水表、煤/燃?xì)獗怼崃勘淼却罅康爻霈F(xiàn)在人們的生活中,同時(shí)這些儀表的抄錄工作變得越來越煩瑣,工作量大,工作效率低,不僅給用戶帶來不便,而且會(huì)存在漏抄、誤抄、估抄的現(xiàn)象。隨著電子技術(shù)、通信技術(shù)和計(jì)算機(jī)技術(shù)的飛速發(fā)展,人工抄表已經(jīng)逐步被自動(dòng)抄表所代替。 集中器是一個(gè)數(shù)據(jù)集中處理器,是多對(duì)象自動(dòng)抄表系統(tǒng)的通信橋梁,負(fù)責(zé)對(duì)各智能表的數(shù)據(jù)進(jìn)行采集、存儲(chǔ)和管理,及時(shí)有效地向上位機(jī)傳輸數(shù)據(jù)并執(zhí)行上位機(jī)發(fā)送的指令。提高多對(duì)象集中器數(shù)據(jù)處理能力,有效完成上下行通信是多對(duì)象自動(dòng)抄表系統(tǒng)AMRS(Automation Meter Reading System)目前需要解決的關(guān)鍵問題。 本文針對(duì)多對(duì)象集中器這樣一個(gè)較復(fù)雜的通信與控制系統(tǒng),提出采用32位的高性能嵌入式微處理器。32位ARM9微處理器處理速度快、硬件性能高、低功耗、低成本,集成了相當(dāng)多的硬件資源,硬件的擴(kuò)展和設(shè)計(jì)大大簡(jiǎn)化,ARM9(S3C2410)為工業(yè)級(jí)芯片,抗干擾能力強(qiáng),能夠適應(yīng)運(yùn)行現(xiàn)場(chǎng)的較惡劣環(huán)境,8/16位微控制器運(yùn)算能力有限,對(duì)于較復(fù)雜的通信與控制算法難以順利完成;硬件平臺(tái)依賴性強(qiáng),不利于軟件的開發(fā)、升級(jí)與移植;在缺乏多任務(wù)調(diào)度機(jī)制的情況下,應(yīng)用軟件不僅實(shí)現(xiàn)難度大,且可靠性難以保證。 本文首先對(duì)多對(duì)象遠(yuǎn)程抄表系統(tǒng)的總體結(jié)構(gòu)進(jìn)行研究,主要研究了多對(duì)象遠(yuǎn)程抄表系統(tǒng)中集中器的軟件和硬件實(shí)現(xiàn),對(duì)硬件資源進(jìn)行了外圍擴(kuò)展,對(duì)S3C2410微處理器芯片的外圍硬件進(jìn)行了擴(kuò)展設(shè)計(jì),使之具備了滿足使用需求的最小系統(tǒng)硬件資源,包括時(shí)鐘、復(fù)位、電源、外圍存儲(chǔ)、LCD、RS-485通信模塊、CAN通信模塊等電路設(shè)計(jì)。實(shí)時(shí)時(shí)鐘為多對(duì)象集中器定時(shí)抄表提供時(shí)間標(biāo)準(zhǔn);電源電路為多對(duì)象集中器系統(tǒng)提供穩(wěn)定電源;看門狗電路的設(shè)計(jì)保證多對(duì)象集中器系統(tǒng)可靠運(yùn)行,防止系統(tǒng)死機(jī);數(shù)據(jù)存儲(chǔ)器主要用于存儲(chǔ)參數(shù)、變量、集中器自身的參數(shù),負(fù)責(zé)智能表的參數(shù)以及智能表用量等。上行通道即多對(duì)象集中器與上位機(jī)之間的通信線路,采用CAN現(xiàn)場(chǎng)總線進(jìn)行通信;下行通道即多對(duì)象集中器與智能表之間的通信,采用RS-485總線進(jìn)行通信。軟件設(shè)計(jì)上,主要針對(duì)多對(duì)象集中器的數(shù)據(jù)存儲(chǔ)功能和串行通訊功能進(jìn)行程序編寫。基于ARM的多對(duì)象遠(yuǎn)程抄表系統(tǒng)集中器可以實(shí)現(xiàn)多對(duì)象遠(yuǎn)程抄表,提高了數(shù)據(jù)處理能力,有效完成了上下行通信,可靠性強(qiáng),穩(wěn)定性高,結(jié)構(gòu)簡(jiǎn)單。

    標(biāo)簽: ARM 對(duì)象 遠(yuǎn)程抄表系統(tǒng) 集中器

    上傳時(shí)間: 2013-06-07

    上傳用戶:heminhao

  • 基于RS-485總線的糧倉監(jiān)控系統(tǒng)設(shè)計(jì)

    本文主要介紹了以上位機(jī)PC 為核心的RS-485 總線技術(shù)實(shí)現(xiàn)的集溫、濕度監(jiān)測(cè)和報(bào)警等功能為一體的糧倉監(jiān)控系統(tǒng),設(shè)計(jì)了一種零延時(shí)的RS-232/RS-485 智能型轉(zhuǎn)換器,制訂了上位機(jī)與下位單片機(jī)之間

    標(biāo)簽: 485 RS 總線 監(jiān)控

    上傳時(shí)間: 2013-07-17

    上傳用戶:程嬰sky

  • RS-485通訊中繼器的設(shè)計(jì)

    RS-485 是一種平衡傳送的串行接口標(biāo)準(zhǔn),比最早的采用非平衡方式傳送的RS-232串行接口標(biāo)準(zhǔn)在電氣指標(biāo)上有了大幅度的提高。由于RS-485 總線通訊距離遠(yuǎn),抗干擾能力強(qiáng),結(jié)構(gòu)簡(jiǎn)單,可靠性高,廣泛應(yīng)

    標(biāo)簽: 485 RS 通訊 中繼器

    上傳時(shí)間: 2013-08-04

    上傳用戶:新手無憂

  • RS編譯碼的FPGA實(shí)現(xiàn)

    RS(Reed-Solomon)碼是差錯(cuò)控制領(lǐng)域中一類重要的線性分組碼,由于其出眾的糾錯(cuò)能力,被廣泛地應(yīng)用于各種差錯(cuò)控制系統(tǒng)中,以滿足對(duì)數(shù)據(jù)傳輸通道可靠性的要求。 本文主要研究RS碼的編譯碼方法以及基于FPGA(Field Programmable Gate Array)的RS碼的實(shí)現(xiàn)方法。對(duì)所設(shè)計(jì)的編碼譯碼器的主要性能指標(biāo)進(jìn)行了仿真及實(shí)際功能測(cè)試,并給出了時(shí)序仿真波形圖和實(shí)際測(cè)試的結(jié)果。最后對(duì)于RS軟判決譯碼器的實(shí)現(xiàn)進(jìn)行試探性的研究。 本文的主要工作有:1)采用現(xiàn)場(chǎng)可編程門陣列(FPGA)實(shí)現(xiàn)了 RS 碼的編碼和譯碼;2)采用更高效的RiBM算法,不僅減少了邏輯單元(Logic Element)的使用量,而且速度上也得到提高;3)用 VHDL 語言實(shí)現(xiàn)RS編碼譯碼,包括伽羅華(Galoias)域內(nèi)的乘法除法器的設(shè)計(jì),伴隨式求解電路,關(guān)鍵方程求解電路等;4)對(duì)于錢搜索電路的實(shí)現(xiàn)進(jìn)行了改進(jìn);5)硬件上用ALrERA公司Cyclone系列的。EP1C20F324C8芯片加以實(shí)現(xiàn)。

    標(biāo)簽: FPGA RS編譯碼

    上傳時(shí)間: 2013-04-24

    上傳用戶:qoovoop

  • 基于FPGA的DAB信道編碼器輸入接口的設(shè)計(jì)與實(shí)現(xiàn)

    電臺(tái)廣播在我們的社會(huì)生活中占有重要的地位。隨著我國廣播事業(yè)的發(fā)展,對(duì)我國廣播業(yè)開發(fā)技術(shù)、信號(hào)的傳輸質(zhì)量和速度提出了更高更新的要求,促使廣播科研人員不斷更新現(xiàn)有技術(shù),以滿足人民群眾日益增長(zhǎng)的需求。 本論文主要分析了現(xiàn)行廣播發(fā)射臺(tái)的數(shù)字廣播激勵(lì)器輸入接口的不足之處,根據(jù)歐洲ETS300799標(biāo)準(zhǔn),實(shí)現(xiàn)了一種激勵(lì)器輸入接口的解決方案,這種方案將復(fù)接器送來的ETI(NA,G704)格式的碼流轉(zhuǎn)換成符合ETS300799標(biāo)準(zhǔn)ETI(NI)的標(biāo)準(zhǔn)碼流,并送往后面的信道編碼器。ETI(NA,G704)格式與現(xiàn)行的ETI(NI,G703)格式相比,主要加入了交織和RS糾錯(cuò)編碼,使得信號(hào)抗干擾能力大大加強(qiáng),提高了節(jié)目從演播室到發(fā)射臺(tái)的傳輸質(zhì)量,特別是實(shí)時(shí)直播節(jié)目要求信號(hào)質(zhì)量比較好時(shí)具有更大的作用。 本論文利用校驗(yàn)位為奇數(shù)個(gè)的RS碼,對(duì)可檢不可糾的錯(cuò)誤發(fā)出報(bào)警信號(hào),通過其它方法替代原有信號(hào),對(duì)音質(zhì)影響不大,節(jié)省了糾正這個(gè)錯(cuò)誤的資源和開發(fā)成本。 同時(shí),我們采用FPGA硬件開發(fā)平臺(tái)和VHDL硬件描述語言編寫代碼實(shí)現(xiàn)硬件功能,而不采用專用芯片實(shí)現(xiàn)功能,使得修改電路和升級(jí)變得異常方便,大大提高了開發(fā)產(chǎn)品的效率,降低了成本。 經(jīng)過軟件仿真和硬件驗(yàn)證,本系統(tǒng)已經(jīng)基本實(shí)現(xiàn)了預(yù)想的功能,擴(kuò)展性較好,硬件資源開銷較小,具有實(shí)用價(jià)值。

    標(biāo)簽: FPGA DAB 信道 編碼器

    上傳時(shí)間: 2013-07-15

    上傳用戶:afeiafei309

  • 基于JTAG口的ARM編程器研究與開發(fā)

    ARM微處理器的應(yīng)用已經(jīng)遍及工業(yè)控制、消費(fèi)類電子產(chǎn)品、通信系統(tǒng)、網(wǎng)絡(luò)系統(tǒng)、無線系統(tǒng)等各類產(chǎn)品市場(chǎng),占領(lǐng)了32位RISC微處理器75%以上的市場(chǎng)份額。 本文設(shè)計(jì)的基于JTAG接口的ARM編程器,以ARM微處理器作為CPU,利用其JTAG接口對(duì)Flash在線編程的技術(shù),給以ARM為內(nèi)核的應(yīng)用板(數(shù)控系統(tǒng)硬件平臺(tái))進(jìn)行快速軟件升級(jí)。在分析相關(guān)技術(shù)的基礎(chǔ)上,給出了系統(tǒng)的總體設(shè)計(jì)方案,設(shè)計(jì)了系統(tǒng)的硬件和軟件。 首先詳細(xì)分析了JTAG技術(shù)、USB技術(shù)和Modem通信原理。編程器以USB口和RS-232口作為通信接口,以JTAG接口作為調(diào)試接口和編程接口。 其次,在分析編程器需求的基礎(chǔ)上,給出了系統(tǒng)的總體設(shè)計(jì)方案,選擇了主要的部件。系統(tǒng)硬件的核心部件采用了Philips LPC2144ARM芯片,擴(kuò)展了JTAG接口、USB接口、Modem接口,同時(shí)又構(gòu)造出了一個(gè)JTAG接口。該芯片具有SPI總線,采用與SPI兼容的外部Flash作為存儲(chǔ)器。編程器軟件在ADS集成開發(fā)環(huán)境下開發(fā)調(diào)試。 最后,對(duì)編程器技術(shù)實(shí)現(xiàn)上的不足作了分析和編程器設(shè)計(jì)的不完善之處作了總結(jié),并對(duì)編程器的發(fā)展趨勢(shì)作了探討和展望。

    標(biāo)簽: JTAG ARM 編程器

    上傳時(shí)間: 2013-06-16

    上傳用戶:mylinden

  • 新型并行Turbo編譯碼器的FPGA實(shí)現(xiàn)

    可靠通信要求消息從信源到信宿盡量無誤傳輸,這就要求通信系統(tǒng)具有很好的糾錯(cuò)能力,如使用差錯(cuò)控制編碼。自仙農(nóng)定理提出以來,先后有許多糾錯(cuò)編碼被相繼提出,例如漢明碼,BCH碼和RS碼等,而C。Berrou等人于1993年提出的Turbo碼以其優(yōu)異的糾錯(cuò)性能成為通信界的一個(gè)里程碑。 然而,Turbo碼迭代譯碼復(fù)雜度大,導(dǎo)致其譯碼延時(shí)大,故而在工程中的應(yīng)用受到一定限制,而并行Turbo譯碼可以很好地解決上述問題。本論文的主要工作是通過硬件實(shí)現(xiàn)一種基于幀分裂和歸零處理的新型并行Turbo編譯碼算法。論文提出了一種基于多端口存儲(chǔ)器的并行子交織器解決方法,很好地解決了并行訪問存儲(chǔ)器沖突的問題。 本論文在現(xiàn)場(chǎng)可編程門陣列(FPGA)平臺(tái)上實(shí)現(xiàn)了一種基于幀分裂和籬笆圖歸零處理的并行Turbo編譯碼器。所實(shí)現(xiàn)的并行Turbo編譯碼器在時(shí)鐘頻率為33MHz,幀長(zhǎng)為1024比特,并行子譯碼器數(shù)和最大迭代次數(shù)均為4時(shí),可支持8.2Mbps的編譯碼數(shù)掘吞吐量,而譯碼時(shí)延小于124us。本文還使用EP2C35FPGA芯片設(shè)計(jì)了系統(tǒng)開發(fā)板。該開發(fā)板可提供高速以太網(wǎng)MAC/PHY和PCI接口,很好地滿足了通信系統(tǒng)需求。系統(tǒng)測(cè)試結(jié)果表明,本文所實(shí)現(xiàn)的并行Turbo編譯碼器及其開發(fā)板運(yùn)行正確、有效且可靠。 本論文主要分為五章,第一章為緒論,介紹Turbo碼背景和硬件實(shí)現(xiàn)相關(guān)技術(shù)。第二章為基于幀分裂和歸零的并行Turbo編碼的設(shè)計(jì)與實(shí)現(xiàn),分別介紹了編碼器和譯碼器的RTL設(shè)計(jì),還提出了一種基于多端口存儲(chǔ)器的并行子交織器和解交織器設(shè)計(jì)。第三章討論了使用NIOS處理器的SOC架構(gòu),使用SOC架構(gòu)處理系統(tǒng)和基于NIOSII處理器和uC/0S一2操作系統(tǒng)的架構(gòu)。第四章介紹了FPGA系統(tǒng)開發(fā)板設(shè)計(jì)與調(diào)試的一些工作。最后一章為本文總結(jié)及其展望。

    標(biāo)簽: Turbo FPGA 并行 編譯碼器

    上傳時(shí)間: 2013-04-24

    上傳用戶:ziyu_job1234

  • RS碼、LDPC碼級(jí)聯(lián)編解碼器的FPGA實(shí)現(xiàn)

    差錯(cuò)控制編碼技術(shù)是現(xiàn)代通信技術(shù)中的關(guān)鍵技術(shù)之一,在移動(dòng)通信、數(shù)字電視、計(jì)算機(jī)存儲(chǔ)等數(shù)據(jù)通信系統(tǒng)中得到了廣泛應(yīng)用。在信道條件惡劣的情況中,常采用糾錯(cuò)能力更強(qiáng)的級(jí)聯(lián)編解碼方法,進(jìn)行差錯(cuò)控制。本課題以RS碼、LDPC 碼...

    標(biāo)簽: LDPC FPGA RS碼 級(jí)聯(lián)

    上傳時(shí)間: 2013-05-25

    上傳用戶:hrzx1234

  • 四路DVBC調(diào)制器的設(shè)計(jì)

    隨著數(shù)字時(shí)代的到來,信息化程度的不斷提高,人們相互之間的信息和數(shù)據(jù)交換日益增加。正交幅度調(diào)制器(QAM Modulator)作為一種高頻譜利用率的數(shù)字調(diào)制方式,在數(shù)字電視廣播、固定寬帶無線接入、衛(wèi)星通信、數(shù)字微波傳輸?shù)葘拵ㄐ蓬I(lǐng)域得到了廣泛應(yīng)用。 近年來,集成電路和數(shù)字通信技術(shù)飛速發(fā)展,F(xiàn)PGA作為集成度高、使用方便、代碼可移植性等優(yōu)點(diǎn)的通用邏輯開發(fā)芯片,在電子設(shè)計(jì)行業(yè)深受歡迎,市場(chǎng)占有率不斷攀升。本文研究基于FPGA與AD9857實(shí)現(xiàn)四路QAM調(diào)制的全過程。FPGA實(shí)現(xiàn)信源處理、信道編碼輸出四路基帶I/Q信號(hào),AD9857實(shí)現(xiàn)對(duì)四路I/Q信號(hào)的調(diào)制,輸出中頻信號(hào)。本文具體內(nèi)容總結(jié)如下: 1.介紹國內(nèi)數(shù)字電視發(fā)展?fàn)顩r、國內(nèi)國際的數(shù)字電視標(biāo)準(zhǔn),并詳細(xì)介紹國內(nèi)有線電視的系統(tǒng)組成及QAM調(diào)制器的發(fā)展過程。 2.研究了QAM調(diào)制原理,其中包括信源編碼、TS流標(biāo)準(zhǔn)格式轉(zhuǎn)換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過程,包括能量擴(kuò)散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設(shè)計(jì),其中包括詳細(xì)研究了FPGA與AD9857的電路設(shè)計(jì)、在allegro下的PCB設(shè)計(jì)及光繪文件的制作,并做成成品。 4.簡(jiǎn)單介紹了FPGA的開發(fā)流程。 5.深入研究了基于FPAG代碼開發(fā),其中主要包括I2C接口實(shí)現(xiàn),ASI到SPI的轉(zhuǎn)換,信道編碼中的TS流包處理、能量擴(kuò)散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼的實(shí)現(xiàn)及AD9857的FPGA控制使其實(shí)現(xiàn)四路QAM的調(diào)制。 6.介紹代碼測(cè)試、電路測(cè)試及系統(tǒng)指標(biāo)測(cè)試。 最終系統(tǒng)指標(biāo)測(cè)試表明基于FPGA與AD9857的四路DVB-C調(diào)制器基本達(dá)到了國標(biāo)的要求。

    標(biāo)簽: DVBC 調(diào)制器

    上傳時(shí)間: 2013-07-05

    上傳用戶:leehom61

  • RS譯碼的Euclid算法及其FPGA實(shí)現(xiàn)

    RS譯碼的Euclid算法及其FPGA實(shí)現(xiàn),并通過仿真器的出結(jié)果,對(duì)于設(shè)計(jì)RS譯碼很有幫助

    標(biāo)簽: Euclid FPGA 譯碼 算法

    上傳時(shí)間: 2013-08-17

    上傳用戶:leawon947

主站蜘蛛池模板: 登封市| 额济纳旗| 大厂| 康定县| 彝良县| 通州区| 环江| 祁门县| 巍山| 牙克石市| 沧州市| 阿瓦提县| 海林市| 云林县| 恭城| 上饶县| 城口县| 绥芬河市| 建德市| 阿克陶县| 开阳县| 包头市| 黄平县| 阿坝县| 黄大仙区| 安阳市| 兴仁县| 库尔勒市| 托里县| 徐州市| 宜黄县| 枝江市| 保康县| 赣州市| 平安县| 无锡市| 玉门市| 青龙| 海伦市| 阿坝| 南乐县|