亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

R-QAM

  • altera 颶風(fēng)二代開發(fā)板的原理圖

    altera 颶風(fēng)二代開發(fā)板的原理圖，pdf格式\r\n

    標(biāo)簽： altera 開發(fā)板 原理圖

    上傳時(shí)間： 2013-08-15

    上傳用戶：qimingxing130

  • 等精度頻率測(cè)量原理

    主要介紹了等精度頻率測(cè)量原理，該原理具有在整個(gè)測(cè)試頻段內(nèi)保持高精度頻率\r\n測(cè)量的優(yōu)點(diǎn) 同時(shí)在該原理基礎(chǔ)上，采用了Verilog HDL語言設(shè)計(jì)了高速的等精度測(cè)頻\r\n模塊，并且利用EDA開發(fā)平臺(tái)QUARTUS11 3 .0對(duì)CPLD芯片進(jìn)行寫人，實(shí)現(xiàn)了計(jì)數(shù)等\r\n主要邏輯功能 還使用C語言設(shè)計(jì)了該等精度頻率計(jì)的主控程序以提高測(cè)量精度。本設(shè)\r\n計(jì)實(shí)現(xiàn)了對(duì)頻率變化范圍較大的信號(hào)進(jìn)行頻率測(cè)量，能夠滿足高速度、高精度的測(cè)頻要\r\n求。

    標(biāo)簽： 等精度 測(cè)量原理 頻率

    上傳時(shí)間： 2013-08-16

    上傳用戶：chenbhdt

  • VHDL有關(guān)源代碼

    VHDL有關(guān)源代碼，設(shè)計(jì)一般常用的器件\\r\\n

    標(biāo)簽： VHDL 源代碼

    上傳時(shí)間： 2013-08-16

    上傳用戶：kernor

  • Keil+與proteus 完美結(jié)合教程

    Keil+與proteus+完美結(jié)合教程\r\n很經(jīng)典的

    標(biāo)簽： proteus Keil 教程

    上傳時(shí)間： 2013-08-16

    上傳用戶：rocwangdp

  • LCD CPLD(復(fù)雜可編程邏輯器件)

    LCD 因其輕薄短小,低功耗,無輻射,平面直角顯示,以及影像穩(wěn)定等特點(diǎn),當(dāng)今應(yīng)用非常廣泛。CPLD(復(fù)雜可編程邏輯器件) 是一種具有豐富可編程功能引腳的可編程邏輯器件,不僅可實(shí)現(xiàn)常規(guī)的邏輯器件功能,還可以實(shí)現(xiàn)復(fù)雜而獨(dú)特的時(shí)序邏輯功能。并且具有ISP (在線可編\\r\\n程) [1 ] 功能,便于進(jìn)行系統(tǒng)設(shè)計(jì)和現(xiàn)場(chǎng)對(duì)系統(tǒng)進(jìn)行功能修改、調(diào)試、升級(jí)。通常CPLD 芯片都有著上萬次的重寫次數(shù),即用CPLD[ 2 ] 進(jìn)行硬件設(shè)計(jì),就像軟件設(shè)計(jì)一樣靈活、方便。而現(xiàn)今LCD的控制大都采用

    標(biāo)簽： CPLD LCD 可編程邏輯器件

    上傳時(shí)間： 2013-08-16

    上傳用戶：zhliu007

  • 針對(duì)嵌入式系統(tǒng)的底層網(wǎng)絡(luò)接口給出了一種由FPGA實(shí)現(xiàn)的以太網(wǎng)控制器的設(shè)計(jì)方法

    針對(duì)嵌入式系統(tǒng)的底層網(wǎng)絡(luò)接口給出了一種由FPGA實(shí)現(xiàn)的以太網(wǎng)控制器的設(shè)計(jì)方法．該控制器能支持10Mbps和100Mbps的傳輸速率以及半雙工和全雙工模式，同時(shí)可提供MII接口，可并通過外接以太網(wǎng)物理層（PHY）芯片來實(shí)現(xiàn)網(wǎng)絡(luò)接入\r\n

    標(biāo)簽： FPGA 嵌入式系統(tǒng) 以太網(wǎng)控制器 底層

    上傳時(shí)間： 2013-08-18

    上傳用戶：青春給了作業(yè)95

  • 基于FPGA的交通燈的設(shè)計(jì) 有Verilog HDL 源碼、仿真圖與引腳配置圖

    基于FPGA的交通燈的設(shè)計(jì) 有Verilog HDL 源碼、仿真圖與引腳配置圖，已下載實(shí)現(xiàn)\r\n

    標(biāo)簽： Verilog FPGA HDL 交通燈

    上傳時(shí)間： 2013-08-18

    上傳用戶：BOBOniu

  • adi串行AD9229的控制使用ISE平臺(tái)

    adi串行AD AD9229的控制使用ISE平臺(tái) Verilog語言\r\n

    標(biāo)簽： 9229 adi ISE AD

    上傳時(shí)間： 2013-08-19

    上傳用戶：1417818867

  • FPGA介紹資料

    FPGA是電子設(shè)計(jì)領(lǐng)域中最具活力和發(fā)展\\r\\n前途的一項(xiàng)技術(shù)，它的影響絲毫不亞于\\r\\n70年代單片機(jī)的發(fā)明和使用

    標(biāo)簽： FPGA

    上傳時(shí)間： 2013-08-19

    上傳用戶：skhlm

  • 一個(gè)FPGA設(shè)計(jì)實(shí)例，含新的原理圖

    最近的一個(gè)新的原理圖，對(duì)于新手有一定的幫助作用！！\r\n希望喜歡

    標(biāo)簽： FPGA 設(shè)計(jì)實(shí)例 原理圖

    上傳時(shí)間： 2013-08-19

    上傳用戶：xy@1314

主站蜘蛛池模板： 高唐县| 鹤峰县| 丽水市| 万山特区| 长沙县| 迭部县| 巍山| 新巴尔虎右旗| 镇宁| 万荣县| 英超| 外汇| 沁源县| 喀喇| 宜君县| 美姑县| 顺义区| 尼勒克县| 东乌珠穆沁旗| 喜德县| 临夏市| 桦南县| 太和县| 山东| 青川县| 双桥区| 宝山区| 故城县| 安远县| 赤峰市| 盖州市| 上林县| 长子县| 比如县| 淄博市| 朝阳县| 钟祥市| 营口市| 宜兰市| 沭阳县| 潜山县|