亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

R-QAM

  • CPLD的入門教程--一本很適合初學(xué)者學(xué)習(xí)CPLD的書籍

    這是一本很適合初學(xué)者學(xué)習(xí)CPLD的書籍。\r\nCPLD的入門教程

    標(biāo)簽: CPLD 入門教程 書籍 初學(xué)者

    上傳時(shí)間: 2013-08-08

    上傳用戶:royzhangsz

  • fpga開發(fā)板原理圖

    fpga開發(fā)板原理圖\r\nfpga開發(fā)板原理圖\r\nfpga開發(fā)板原理圖\r\nfpga開發(fā)板原理圖

    標(biāo)簽: fpga 開發(fā)板原理圖

    上傳時(shí)間: 2013-08-08

    上傳用戶:hehuaiyu

  • proteus 實(shí)驗(yàn)程序例子3

    為優(yōu)秀的單片機(jī)仿真軟件proteus寫的實(shí)驗(yàn)程序例子\r\n不但可以仿真mcu,外圍器件也可以仿真\r\n閃爍燈的實(shí)驗(yàn)\r\n

    標(biāo)簽: proteus 實(shí)驗(yàn) 程序

    上傳時(shí)間: 2013-08-08

    上傳用戶:愛死愛死

  • 基于FPGA 的出租車計(jì)價(jià)器系統(tǒng)設(shè)計(jì)

    摘要: 本文介紹了基于FPGA 的出租車計(jì)價(jià)器系統(tǒng)的功能、設(shè)計(jì)思想和實(shí)現(xiàn), 該設(shè)計(jì)采用模塊化自上而下的層次化設(shè)計(jì),頂\r\n層設(shè)計(jì)有5 個(gè)模塊,各模塊中子模塊采用VHDL 或圖形法設(shè)計(jì)。在Max+plusⅡ下實(shí)現(xiàn)編譯、仿真等,最后成功下載到FPGA 芯\r\n片中。完成了可預(yù)置自動計(jì)費(fèi)、自動計(jì)程、計(jì)時(shí)、空車顯示等多功能計(jì)價(jià)器。由于FPGA 具有高密度、可編程及有強(qiáng)大的軟件\r\n支持等特點(diǎn),所以該設(shè)計(jì)具有功能強(qiáng)、靈活和可靠性高等特點(diǎn),具有一定的實(shí)用價(jià)值。

    標(biāo)簽: FPGA 出租車計(jì)價(jià)器 系統(tǒng)設(shè)計(jì)

    上傳時(shí)間: 2013-08-09

    上傳用戶:Zxcvbnm

  • 多功能波形發(fā)生器VHDL程序與仿真

    多功能波形發(fā)生器VHDL程序與仿真\r\nURAT VHDL程序與仿真\r\nASK調(diào)制與解調(diào)VHDL程序及仿真\r\n LCD控制VHDL程序與仿真

    標(biāo)簽: VHDL 多功能 仿真 波形發(fā)生器

    上傳時(shí)間: 2013-08-09

    上傳用戶:pkkkkp

  • 在多FPGA陣列上實(shí)現(xiàn)SAR距離脈壓

    SAR-GMTI_Range_Compression_Implementation_in_FPGAs\\r\\n\\r\\n在多FPGA陣列上實(shí)現(xiàn)SAR距離脈壓,超長點(diǎn)數(shù)脈壓的FPGA實(shí)現(xiàn)

    標(biāo)簽: FPGA SAR 陣列 脈壓

    上傳時(shí)間: 2013-08-09

    上傳用戶:13160677563

  • FPGA設(shè)計(jì)全流程Modelsim>>Synplify.Pro>>ISE

    詳細(xì)的說明了FPGA設(shè)計(jì)的整個(gè)流程\r\nFPGA設(shè)計(jì)全流程Modelsim>>Synplify.Pro>>ISE

    標(biāo)簽: Modelsim Synplify FPGA ISE

    上傳時(shí)間: 2013-08-09

    上傳用戶:hzakao

  • 用FPGA實(shí)現(xiàn)的8點(diǎn)32 位FFT 處理器方案

    :文章針對目前數(shù)字信號處理中大量采用的快速傅立葉變換[FFT] 算法采用軟件編程來處理的應(yīng)用現(xiàn)狀,在對FFT 算法進(jìn)行\(zhòng)\\\\\\\r\\\\\\\\n分析的基礎(chǔ)上,給出了用FPGA[Field Programmable Gate Array] 實(shí)現(xiàn)的8 點(diǎn)32 位FFT 處理器方案,并得到了系統(tǒng)的仿真結(jié)果。\\\\\\\\r\\\\\\\\n最后在Altera 公司FLEX10K系列FPGA 芯片上成功地實(shí)現(xiàn)了綜合。

    標(biāo)簽: FPGA FFT 處理器 方案

    上傳時(shí)間: 2013-08-09

    上傳用戶:yangzhiwei

  • 可用來破解分析西門子200 PLC與模塊的通訊協(xié)議

    可用來破解分析西門子200 PLC與模塊的通訊協(xié)議,基于ALTERA CPLD EPM240的設(shè)計(jì).\r\n\r\n需要配合分析板配套使用。

    標(biāo)簽: 200 PLC 破解

    上傳時(shí)間: 2013-08-09

    上傳用戶:jackandlee

  • 針對Xilinx公司FPGA的硬件電路原理與具體實(shí)現(xiàn)方法

    文章介紹了系統(tǒng)的硬件電路原理與具體實(shí)現(xiàn)方法,其中主要包括載波恢\r\n復(fù)電路,PN 碼捕獲電路和跟蹤電路,并針對Xilinx 公司FPGA 的特點(diǎn),對各電\r\n路的實(shí)現(xiàn)進(jìn)行優(yōu)化設(shè)計(jì),在不影響系統(tǒng)穩(wěn)定性和精度的前提下,減少硬件資源\r\n消耗,提高硬件利用率。設(shè)計(jì)利用Verilog 硬件描述語言完成,通過后仿真驗(yàn)證\r\n電路正確性,并給出綜合結(jié)果。

    標(biāo)簽: Xilinx FPGA 硬件 電路原理

    上傳時(shí)間: 2013-08-09

    上傳用戶:qiaoyue

主站蜘蛛池模板: 永福县| 鲁山县| 怀宁县| 白山市| 元氏县| 谷城县| 读书| 佛山市| 乡城县| 尉犁县| 安溪县| 会昌县| 中超| 安西县| 凤翔县| 松江区| 宜章县| 长白| 湘阴县| 胶南市| 共和县| 瑞金市| 吉首市| 辽源市| 玉龙| 齐河县| 长汀县| 行唐县| 武鸣县| 准格尔旗| 涪陵区| 思南县| 鄢陵县| 醴陵市| 杭州市| 保靖县| 岳阳市| 靖江市| 启东市| 铅山县| 新巴尔虎左旗|