PIC單片機(jī)控制PLL頻率合成器MC145170應(yīng)用源碼．
上傳時(shí)間： 2014-01-11
上傳用戶：VRMMO
Excel spreadsheet allowing calculation of the best R-C-C component values on the PLL Loop Back Filter.
標(biāo)簽： spreadsheet calculation component the
上傳時(shí)間： 2016-05-29
上傳用戶：plsee
pll算法是來自經(jīng)典的DSP的C程序和匯編程序庫
上傳時(shí)間： 2013-12-23
上傳用戶：縹緲
本文件是延時(shí)測(cè)試程序；LED燈每隔1秒亮1秒 使用外部22.1184MHz晶振, * 應(yīng)用PLL倍頻到100MHZ.
上傳時(shí)間： 2016-06-13
上傳用戶：stampede
分頻器是FPGA設(shè)計(jì)中使用頻率非常高的基本單元之一。盡管目前在大部分設(shè)計(jì)中還廣泛使用集成鎖相環(huán)(如altera的PLL，Xilinx的DLL)來進(jìn)行時(shí)鐘的分頻、倍頻以及相移設(shè)計(jì)，但是，對(duì)于時(shí)鐘要求不太嚴(yán)格的設(shè)計(jì)，通過自主設(shè)計(jì)進(jìn)行時(shí)鐘分頻的實(shí)現(xiàn)方法仍然非常流行。首先這種方法可以節(jié)省鎖相環(huán)資源，再者，這種方式只消耗不多的邏輯單元就可以達(dá)到對(duì)時(shí)鐘操作的目的。 偶數(shù)倍分頻：偶數(shù)倍分頻應(yīng)該是大家都比較熟悉的分頻，通過計(jì)數(shù)器計(jì)數(shù)是完全可以實(shí)現(xiàn)的。如進(jìn)行N倍偶數(shù)分頻，那么可以通過由待分頻的時(shí)鐘觸發(fā)計(jì)數(shù)器計(jì)數(shù)，當(dāng)計(jì)數(shù)器從0計(jì)數(shù)到N/2-1時(shí)，輸出時(shí)鐘進(jìn)行翻轉(zhuǎn)，并給計(jì)數(shù)器一個(gè)復(fù)位信號(hào)，使得下一個(gè)時(shí)鐘從零開始計(jì)數(shù)。以此循環(huán)下去。這種方法可以實(shí)現(xiàn)任意的偶數(shù)分頻。
上傳時(shí)間： 2016-06-14
上傳用戶：wpwpwlxwlx
對(duì)于如何設(shè)計(jì)數(shù)字PLL的參數(shù)很有幫助. 分析了在最小等效噪聲帶寬，最小相位均方誤差，以及最短鎖定時(shí)間三種意義上的參數(shù)優(yōu)化設(shè)計(jì)
標(biāo)簽： PLL 如何設(shè)計(jì) 參數(shù) 分
上傳時(shí)間： 2016-06-30
上傳用戶：stewart·
PLL論文文檔，可以參考一下，希望能給大家?guī)椭?/p>
上傳時(shí)間： 2013-12-01
上傳用戶：han_zh
PLL 時(shí)鐘模塊 Quartus II平臺(tái)的簡(jiǎn)單設(shè)計(jì)實(shí)例 附仿真波形
標(biāo)簽： Quartus PLL 時(shí)鐘模塊 仿真
上傳時(shí)間： 2014-11-12
上傳用戶：小草123
國外一篇很好的數(shù)字鎖相環(huán)（PLL）設(shè)計(jì)文檔（解壓后PLL.pdf），不可不看呦！
標(biāo)簽： PLL 數(shù)字鎖相環(huán) 文檔
上傳時(shí)間： 2016-08-10
上傳用戶：dengzb84
鎖相環(huán)PLL原理及應(yīng)用，請(qǐng)需要的朋友下載
上傳時(shí)間： 2016-08-23
上傳用戶：磊子226
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
