samsung推出的s3c2410 soc(可以說是公板)芯片的完整測(cè)試代碼(官方),外圍設(shè)備包括ADC,Timer,RTC,IIC,IIS,SPI以及系統(tǒng)的DMA,PLL,Power等.對(duì)需要寫soc芯片底層驅(qū)動(dòng)的朋友比較有幫助
標(biāo)簽： samsung s3c2410 Timer Power
上傳時(shí)間： 2013-12-18
上傳用戶：lyy1234
無線傳送,DDS PLL 在頻率合成中的應(yīng)用,經(jīng)典文章.
標(biāo)簽： DDS PLL 無線傳送 中的應(yīng)用
上傳時(shí)間： 2014-01-05
上傳用戶：731140412
基于CD4046構(gòu)成的PLL及應(yīng)用 CD4046構(gòu)成的PLL在通信、頻率處理、自動(dòng)控制等技術(shù)領(lǐng)域中應(yīng)用較為廣泛，正確理解CD4046對(duì)掌握電路基本組成、原理及應(yīng)用。對(duì)處理實(shí)際工程問題有很大幫助
上傳時(shí)間： 2014-01-17
上傳用戶：Andy123456
基于MC145159的PLL頻率合成器設(shè)計(jì)與實(shí)現(xiàn) 介紹了鎖相環(huán)路頻率合成器的基本原理,分析了集成鎖相環(huán)芯片M C 145159的工作特性,給出了集成鎖相環(huán)芯片M C 145159的一個(gè)應(yīng)用實(shí)例,為高頻頻率合成器的設(shè)計(jì)提供了一個(gè)較好的思路.測(cè)試結(jié)果證明了設(shè)計(jì)的合理性與實(shí)用性,系統(tǒng)頻率穩(wěn)定度優(yōu)于10-7.
上傳時(shí)間： 2014-01-17
上傳用戶：蟲蟲蟲蟲蟲蟲
PLL design assistnat-- tells you how to design a good P
標(biāo)簽： design assistnat tells good
上傳時(shí)間： 2013-11-26
上傳用戶：stampede
CMOS PLL Synthesizers：analysis and design -- a very good book by Keliu Shu Edgar Sánchez-Sinencio and published by Springer.
標(biāo)簽： nchez-Sinencio Synthesizers analysis design
上傳時(shí)間： 2013-12-24
上傳用戶：gxrui1991
AV系統(tǒng)數(shù)字調(diào)諧PLL頻率合成器的單片機(jī)控制 文章利用LC7218PLL頻率合成器在AV領(lǐng)域的電調(diào)諧功能,提出了一個(gè)TV/FM/AM全景接收機(jī)設(shè)計(jì)方案,重點(diǎn)設(shè)計(jì)分析了LC7218與單片機(jī)之間的I/O數(shù)據(jù)結(jié)構(gòu),顯示了它優(yōu)良的性能。
上傳時(shí)間： 2014-01-14
上傳用戶：鳳臨西北
2001年全國大學(xué)生電子設(shè)計(jì)競(jìng)賽“索尼杯”得主——調(diào)頻收音機(jī) 本調(diào)頻收音機(jī)主要由索尼公司的FM/AM收音機(jī)芯片CXA1019、ROHM公司的PLL頻率合成器BU2614(本刊網(wǎng)站上提供了該芯片的資料)和單片機(jī)組成。系統(tǒng)以單片機(jī)AT89C51為控制核心,實(shí)現(xiàn)全頻搜索、指定頻率范圍搜索和手動(dòng)搜索 數(shù)控電位器(X9511)的引入使得音量連續(xù)調(diào)節(jié)而無滑動(dòng)噪聲 液晶顯示器顯示載頻和時(shí)鐘等信息 采用DC-DC電壓轉(zhuǎn)換器使整機(jī)在3V電源下穩(wěn)定工作 為了實(shí)現(xiàn)電臺(tái)存儲(chǔ)功能,采用E~2ROM(AT24C04),既不怕掉電,又可存儲(chǔ)多個(gè)電臺(tái) 在此基礎(chǔ)上,還增加了立體聲解碼,使聲音更動(dòng)聽、逼真。 方案論證與比較 1.調(diào)諧方式的選擇與論證 方案一 采用LC調(diào)諧法,在本振回路中通過機(jī)械調(diào)整諧振電路的電容值來改變本振頻率,從而達(dá)到調(diào)諧的目的。這種調(diào)諧方式電路簡單,但頻率的穩(wěn)定性差,且不利于使用單片機(jī)進(jìn)行智能控制。
上傳時(shí)間： 2013-12-16
上傳用戶：123啊
Jitter is extremely important in systems using PLL-based clock drivers. The effects of jitter range from not having any effect on system operation to rendering the system completely non-functional. This application note provides the reader with a clear understanding of jitter in high-speed systems. It introduces the reader to various kinds of jitter in high-speed systems, their causes and their effects, and methods of reducing jitter. This application note will concentrate on jitter in PLL-based frequency synthesizers.
標(biāo)簽： extremely PLL-based important drivers
上傳時(shí)間： 2014-11-25
上傳用戶：asddsd
Cypress Semiconductor makes a variety of PLL-based clock generators. This application note provides a set of recommendations to optimize usage of Cypress clock devices in a system. The application note begins with recommended termination techniques for clock generators. Subsequently, power supply filtering and bypassing is discussed. Finally, the application note provides some recommendations on board layout.
標(biāo)簽： Semiconductor application generators PLL-based
上傳時(shí)間： 2013-12-20
上傳用戶：水中浮云
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
