設(shè)計(jì)PCB時(shí)，往往很想使用自動(dòng)布線。通常，純數(shù)字的電路板(尤其信號(hào)電平比較低，電路密度比較小時(shí))采用自動(dòng)布線是沒有問(wèn)題的。但是，在設(shè)計(jì)模擬、混合信號(hào)或高速電路板時(shí)，如果采用布線軟件的自動(dòng)布線工具，可能會(huì)出現(xiàn)一些問(wèn)題，甚至很可能帶來(lái)嚴(yán)重的電路性能問(wèn)題。
標(biāo)簽： PCB 布線設(shè)計(jì) 超級(jí)
上傳時(shí)間： 2013-10-20
上傳用戶：haojiajt
每次學(xué)習(xí)一個(gè)新的 EDA 軟件，總是想在PCB 繪制中導(dǎo)入漢字，Protel 中也一樣，不過(guò)Protel 中很簡(jiǎn)單，因?yàn)橛玫谋容^熟悉了，但是在Eagle 中還沒嘗試過(guò)，今天早上研究了下，終于在PCB 中導(dǎo)入了漢字。在 Eagle 中很多工具是在ULP 用戶語(yǔ)言程序中，所以我也從中看看有什么可以導(dǎo)入漢字的ULP 不，這個(gè)暫時(shí)我沒發(fā)現(xiàn)，但是我看到可以導(dǎo)入BMP 圖片的ulp 文件，就是import-bmp.ulp 于是就知道，肯定能把漢字導(dǎo)入了，因?yàn)榘褲h字先以圖片的形式導(dǎo)入即可。于是開始摸索嘗試了下，終于成功了。以下是一些圖解操作過(guò)程。
上傳時(shí)間： 2013-11-10
上傳用戶：wenwiang
EDA技術(shù)已經(jīng)研發(fā)出一整套高速PCB和電路板級(jí)系統(tǒng)的設(shè)計(jì)分析工具和方法學(xué)，這些技術(shù)涵蓋高速電路設(shè)計(jì)分析的方方面面：靜態(tài)時(shí)序分析、信號(hào)完整性分析、EMI/EMC設(shè)計(jì)、地彈反射分析、功率分析以及高速布線器。
標(biāo)簽： PCB 經(jīng)驗(yàn)
上傳時(shí)間： 2013-10-30
上傳用戶：ljd123456
在對(duì)一塊完好的PCB電路板進(jìn)行原理圖的逆向設(shè)計(jì)時(shí)，合理劃分功能區(qū)域能夠幫工程師減少一些不必要的麻煩，提高繪制的效率。一般而言，一塊PCB板上功能相同的元器件會(huì)集中布置，以功能劃分區(qū)域可以在反推原理圖時(shí)有方便準(zhǔn)確的依據(jù)。
上傳時(shí)間： 2014-01-02
上傳用戶：whymatalab
PCB布局布線的好壞將直接影響電路的性能?，F(xiàn)在，雖然有很多軟件可以實(shí)現(xiàn)PCB自動(dòng)布局布線，但是隨著信號(hào)頻率不斷提升，很多時(shí)候，工程師需要了解有關(guān)PCB布局布線的最基本的原則和技巧，這樣才可以讓自己的設(shè)計(jì)完美無(wú)缺，《PCB（印制電路板）布局布線100問(wèn)》涵蓋了PCB布局布線的相關(guān)基本原理和設(shè)計(jì)技巧，以問(wèn)答形式解答了有關(guān)PCB布局布線方面的疑難問(wèn)題.
上傳時(shí)間： 2013-11-18
上傳用戶：zhaiye
進(jìn)入PCB系統(tǒng)后的第一步就是設(shè)置PCB設(shè)計(jì)環(huán)境，包括設(shè)置格點(diǎn)大小和類型，光標(biāo)類型，版層參數(shù)，布線參數(shù)等等。大多數(shù)參數(shù)都可以用系統(tǒng)默認(rèn)值，而且這些參數(shù)經(jīng)過(guò)設(shè)置之后，符合個(gè)人的習(xí)慣，以后無(wú)須再去修改。
上傳時(shí)間： 2013-10-14
上傳用戶：lwwhust
學(xué)會(huì)不畫電路圖，不用網(wǎng)絡(luò)表，用手工布線。從而加深對(duì)PCB電路版圖設(shè)計(jì)的理解。
標(biāo)簽： PCB
上傳時(shí)間： 2013-11-06
上傳用戶：lyson
接受到一個(gè)設(shè)計(jì)任務(wù),首先要明確其設(shè)計(jì)目標(biāo),是普通的PCB板、高頻PCB板、小信號(hào)處理PCB板還是既有高頻率又有小信號(hào)處理的PCB板，如果是普通的PCB板,只要做到布局布線合理整齊,機(jī)械尺寸準(zhǔn)確無(wú)誤即可.
標(biāo)簽： PCB 如何設(shè)計(jì) 電路板
上傳時(shí)間： 2013-11-03
上傳用戶：sssnaxie
在AD PCB 環(huán)境下，Design>Rules>Plane> Polygon Connect style ,點(diǎn)中Polygon Connect style，右鍵點(diǎn)擊new rule ---新建一個(gè)規(guī)則點(diǎn)擊新建的規(guī)則既選中該規(guī)則，在name 框中改變里面的內(nèi)容即可修改該規(guī)則的名稱，默認(rèn)是PolygonConnect_1 ，現(xiàn)我們修改為GND-Via.
上傳時(shí)間： 2014-08-06
上傳用戶：leixinzhuo
在高速數(shù)字電路飛速發(fā)展的今天，信號(hào)的頻率不斷提高, 信號(hào)完整性設(shè)計(jì)在P C B設(shè)計(jì)中顯得日益重要。其中由于傳輸線效應(yīng)所引起的信號(hào)反射問(wèn)題是信號(hào)完整性的一個(gè)重要方面。本文研究分析了高速PCB 設(shè)計(jì)中的反射問(wèn)題的產(chǎn)生原因，并利用HyperLynx 軟件進(jìn)行了仿真，最后提出了相應(yīng)的解決方法。
上傳時(shí)間： 2013-12-18
上傳用戶：lht618
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
