亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

MaxplusII

  • VHDL入門

    VHDL入門,適用于VHDL初學者。結合MaxplusII開發環境,給出了一些例子。

    標簽: VHDL

    上傳時間: 2016-06-11

    上傳用戶:Divine

  • FPGA VHDL語言DDS函數信號發生器的設計與實現

    1、              設計任務(1)                   正弦波、三角波、方波、鋸齒波輸出頻率范圍:1KHZ~1MHZ(2)                   具有頻率設置功能,頻率步驟:100HZ;(3)                   輸出信號頻率定度:優于10 ^4(4)                   輸出電壓幅度:在5K負載電阻上的電壓峰——峰值Vopp≧1V;(5)                   失真度:用示波器觀察使無明顯失真。 2、              基本要求:(1)       掌握采用FPGA硬件特性、及軟件開發工具MaxplusII的使用。(2)       掌握DDS函數信號發生器的原理,并采用VIIDL語言設計DDS內核單元。(3)       掌握單片機與DDS單無連接框圖原理,推導出頻率控制字、相位控制字的算法。(4)       設計鍵盤輸入電路和程序并調試。掌握鍵盤和顯示(LCD1602)配合使用的方法和技巧。(5)       掌握硬件和軟件聯合調試的方法。(6)       完成系統硬件電路的設計和制作。(7)       完成系統程序的設計。(8)       完成整個系統的設計、調試和制作。(9)       完成課程設計報告。

    標簽: fpga vhdl dds

    上傳時間: 2022-05-30

    上傳用戶:

  • MAX+PLUS II ADVANCED SYNTHSIS 10.230

    MAX+PLUS II Advanced Synthsis ALtera的一個免費HDL綜合工具,安裝后可以直接使用,是MaxplusII的一個插件,用這個插件進行語言綜合,比直接使用MaxplusII綜合的效果好

    標簽: 2.0 機械設計 軟件

    上傳時間: 2013-07-15

    上傳用戶:eeworm

主站蜘蛛池模板: 桐梓县| 姚安县| 黔南| 通化市| 赤峰市| 贡山| 来凤县| 莆田市| 富蕴县| 绥中县| 紫金县| 集贤县| 象山县| 芷江| 忻城县| 十堰市| 上杭县| 深水埗区| 墨玉县| 衡阳市| 甘泉县| 称多县| 祁东县| 象州县| 仪征市| 胶州市| 宜阳县| 广饶县| 保德县| 新蔡县| 虎林市| 县级市| 汉源县| 霞浦县| 曲水县| 沙田区| 垫江县| 红桥区| 玛多县| 沁源县| 西乌|