MaxplusII開(kāi)發(fā)平臺(tái)，適用于不是很熟悉USB上層開(kāi)發(fā)的技術(shù)人員，可以快速開(kāi)發(fā)出高速USB的DMA傳輸
標(biāo)簽： MaxplusII 開(kāi)發(fā)平臺(tái)
上傳時(shí)間： 2013-12-19
上傳用戶(hù)：ynzfm
在MaxplusII平臺(tái)上開(kāi)發(fā)的一個(gè)交通等內(nèi)核，該文件中有多個(gè)版本，為實(shí)現(xiàn)交通燈的不同功能，同時(shí)后續(xù)版本也是對(duì)前面版本的修改與優(yōu)化，基于verilog HDL語(yǔ)言
上傳時(shí)間： 2016-01-09
上傳用戶(hù)：yyyyyyyyyy
fp_add_sub,resource using MaxplusII ,more details see the source
標(biāo)簽： fp_add_sub MaxplusII resource details
上傳時(shí)間： 2016-01-21
上傳用戶(hù)：無(wú)聊來(lái)刷下
MaxplusII（中文）快速入門(mén)，對(duì)學(xué)習(xí)cpld或者FPGA的有幫助
上傳時(shí)間： 2014-11-26
上傳用戶(hù)：love1314
hDB3的編解碼模塊 是在MaxplusII 下驗(yàn)證過(guò)的 并且下到片子中都正確
標(biāo)簽： MaxplusII hDB3 編解碼 模塊
上傳時(shí)間： 2016-05-16
上傳用戶(hù)：ls530720646
在MaxplusII上用VHDL語(yǔ)言編程實(shí)現(xiàn)的數(shù)字基帶信號(hào)的同步提取，是一個(gè)密碼輸入和修改的實(shí)例。在硬件實(shí)驗(yàn)箱上連線，并將程序下載到主芯片上完成。
標(biāo)簽： MaxplusII VHDL 語(yǔ)言 編程實(shí)現(xiàn)
上傳時(shí)間： 2014-01-07
上傳用戶(hù)：TF2015
高級(jí)FPGA教學(xué)實(shí)驗(yàn)指導(dǎo)書(shū)－邏輯設(shè)計(jì)部分.pdf QuatusII5.0 是Altera 公司的最新產(chǎn)品。MaxplusII 是一套非常成功的PLD 開(kāi)發(fā)軟件， 雖然QuartusII 已經(jīng)推出了4 年，并且Altera 宣布不再對(duì)MaxplusII 進(jìn)行升級(jí)，但至今仍 有非常多的工程師在使用MaxplusII。 Altera 在QuartusII 中允許將軟件界面設(shè)置為 MaxplusII 風(fēng)格，以吸引MaxplusII 的用戶(hù)轉(zhuǎn)向QuartusII。安裝QuartusII 時(shí)，軟件會(huì)自 動(dòng)詢(xún)問(wèn)，你準(zhǔn)備使用何種界面：QuartusII 還是Maxplus
標(biāo)簽： MaxplusII QuatusII Altera FPGA
上傳時(shí)間： 2016-10-06
上傳用戶(hù)：zycidjl
應(yīng)用MaxplusII平臺(tái)的數(shù)字時(shí)鐘的VHDL源程序，可以解壓后直接運(yùn)行，已經(jīng)過(guò)測(cè)試，希望對(duì)大家有所幫助。
標(biāo)簽： MaxplusII VHDL 數(shù)字時(shí)鐘 源程序
上傳時(shí)間： 2017-01-05
上傳用戶(hù)：love_stanford
數(shù)字信號(hào)處理是信息科學(xué)中近幾十年來(lái)發(fā)展最為迅速的學(xué)科之一.目前,數(shù)字信號(hào)處理廣泛應(yīng)用于通信、雷達(dá)、聲納、語(yǔ)音與圖像處理等領(lǐng)域.而數(shù)字信號(hào)處理算法的硬件實(shí)現(xiàn)一般來(lái)講有三種方式:用于通用目的的可編程DSP芯片;用于特定目的的固定功能DSP芯片組和ASIC;可以由用戶(hù)編程的FPGA芯片.隨著微電子技術(shù)的發(fā)展,采用現(xiàn)場(chǎng)可編程門(mén)陣列FPGA進(jìn)行數(shù)字信號(hào)處理得到了飛速發(fā)展,FPGA正在越來(lái)越多地代替ASIC和PDSP用作前端數(shù)字信號(hào)處理的運(yùn)算.該文主要探討了基于FPGA數(shù)字信號(hào)處理的實(shí)現(xiàn).首先詳細(xì)闡述了數(shù)字信號(hào)處理的理論基礎(chǔ),重點(diǎn)討論了離散傅立葉變換算法原理,由于快速傅立葉變換算法在實(shí)際中得到了廣泛的應(yīng)用,該文給出了基-2FFT算法原理、討論了按時(shí)間抽取FFT算法的特點(diǎn).該論文對(duì)硬件描述語(yǔ)言的描述方法和風(fēng)格做了一定的探討,介紹了硬件描述語(yǔ)言的開(kāi)發(fā)環(huán)境MaxplusII.在此基礎(chǔ)上,該論文詳細(xì)闡述了數(shù)字集成系統(tǒng)的高層次設(shè)計(jì)方法,討論了數(shù)字系統(tǒng)設(shè)計(jì)層次的劃分和數(shù)字系統(tǒng)的自頂向下的設(shè)計(jì)方法,探討了數(shù)字集成系統(tǒng)的系統(tǒng)級(jí)設(shè)計(jì)和寄存器傳輸級(jí)設(shè)計(jì),描述了數(shù)字集成系統(tǒng)的高層次綜合方法.最后該文描述了數(shù)字信號(hào)處理系統(tǒng)結(jié)構(gòu)的實(shí)現(xiàn)方法,指出常見(jiàn)的高速、實(shí)時(shí)信號(hào)處理系統(tǒng)的四種結(jié)構(gòu);由于FFT算法在數(shù)字信號(hào)處理中占有重要的地位,所以該文提出了用FPGA實(shí)現(xiàn)FFT的一種設(shè)計(jì)思想,給出了總體實(shí)現(xiàn)框圖;重點(diǎn)設(shè)計(jì)實(shí)現(xiàn)了FFT算法中的蝶形處理單元,采用了一種高效乘法器算法設(shè)計(jì)實(shí)現(xiàn)了蝶形處理單元中的旋轉(zhuǎn)因子乘法器,從而提高了蝶形處理器的運(yùn)算速度,降低了運(yùn)算復(fù)雜度.
標(biāo)簽： FPGA 數(shù)字信號(hào)處理 中的應(yīng)用
上傳時(shí)間： 2013-07-19
上傳用戶(hù)：woshiayin
MAX+PLUS II Advanced Synthsis ALtera的一個(gè)免費(fèi)HDL綜合工具，安裝后可以直接使用，是MaxplusII的一個(gè)插件，用這個(gè)插件進(jìn)行語(yǔ)言綜合，比直接使用MaxplusII綜合的效果好
標(biāo)簽： Advanced Synthsis 10.230 PLUS
上傳時(shí)間： 2013-05-27
上傳用戶(hù)：feichengweoayauya
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
