華為內(nèi)部的FPGA設(shè)計(jì)培訓(xùn)教程，詳細(xì)闡述了設(shè)計(jì)流程圖、Verilog HDL設(shè)計(jì)、邏輯仿真、邏輯綜合。對(duì)大家的學(xué)習(xí)一定有幫助的。
標(biāo)簽： FPGA 華為 培訓(xùn)教程
上傳時(shí)間： 2013-08-08
上傳用戶：q123321
《數(shù)字信號(hào)處理的FPGA實(shí)現(xiàn)》代碼，數(shù)字信號(hào)處理一些算法的FPGA代碼，比較全
標(biāo)簽： FPGA 數(shù)字信號(hào)處理 代碼
上傳用戶：sssl
測(cè)試型號(hào)為EP2C5Q208C8的FPGA的RAM是否正常，按提示操作，并顯示每步的測(cè)試結(jié)果
標(biāo)簽： 208C Q208 FPGA 208
上傳用戶：zxh122
基于Altium Designer 6.0的FPGA開(kāi)發(fā)
標(biāo)簽： Designer Altium FPGA 6.0
上傳用戶：lbbyxmoran
Altera的FPGA，設(shè)計(jì)的硬件除法器
標(biāo)簽： Altera FPGA 硬件 除法器
上傳時(shí)間： 2013-08-09
上傳用戶：壞天使kk
很常用的FPGA的實(shí)際應(yīng)用。很有參考價(jià)值。
標(biāo)簽： FPGA 實(shí)際應(yīng)用 價(jià)值
上傳用戶：685
CIC濾波器的FPGA實(shí)現(xiàn)的一篇文章,軟件無(wú)線電中常用ｃｉｃ濾波器進(jìn)行采樣速率的轉(zhuǎn)換，很好的滿足了抗混疊效應(yīng)的要求
標(biāo)簽： FPGA CIC 濾波器
上傳用戶：cc1
這個(gè)文檔介紹了目前絕大部分的FPGA/CPLD設(shè)計(jì)軟件，并對(duì)每個(gè)軟件做了簡(jiǎn)要的介紹。大家在學(xué)習(xí)前看看，對(duì)于設(shè)計(jì)軟件的選擇將有極大幫助。
標(biāo)簽： FPGA CPLD 文檔 分
上傳時(shí)間： 2013-08-10
上傳用戶：cccole0605
在Altera的FPGA開(kāi)發(fā)板上運(yùn)行第一個(gè)FPGA程序，以后我還會(huì)陸續(xù)發(fā)布這方面的代碼
標(biāo)簽： FPGA Altera 開(kāi)發(fā)板 運(yùn)行
上傳用戶：windwolf2000
這是Actel 的FPGA的譯碼器的VHDL源代碼。
標(biāo)簽： Actel FPGA VHDL 譯碼器
上傳用戶：大灰狼123456
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
