合眾達(dá)dec643的fpga燒寫(xiě)程序。正版，能用。
標(biāo)簽： fpga dec 643 合眾達(dá)
上傳時(shí)間： 2013-08-15
上傳用戶：黃蛋的蛋黃
神經(jīng)網(wǎng)絡(luò)算法的FPGA實(shí)現(xiàn)，英文版，具有很強(qiáng)的實(shí)用價(jià)值
標(biāo)簽： FPGA 神經(jīng)網(wǎng)絡(luò)算法
上傳用戶：cc1
運(yùn)算電路的綜合：包含多種常用數(shù)學(xué)算法的FPGA/ASIC實(shí)現(xiàn)。
標(biāo)簽： FPGA ASIC 運(yùn)算電路 算法
上傳用戶：songrui
采用Altera公司的FPGA芯片，在MAX+plus II軟件平臺(tái)上實(shí)現(xiàn)多路HDLC電路
標(biāo)簽： Altera FPGA HDLC plus
上傳時(shí)間： 2013-08-16
上傳用戶：ommshaggar
ACTEL的FPGA完整開(kāi)發(fā)文擋 含測(cè)試源碼
標(biāo)簽： ACTEL FPGA 測(cè)試 源碼
上傳用戶：kristycreasy
FFT處理器的FPGA設(shè)計(jì)，可供FPGA的DSP應(yīng)用參考
標(biāo)簽： FPGA FFT 處理器
上傳用戶：honyeal
Xilinx的FPGA 中的matlab simulink建模，內(nèi)有幾種調(diào)制方式，比如QPSK等
標(biāo)簽： simulink Xilinx matlab FPGA
上傳用戶：zhishenglu
大唐電信的FPGA設(shè)計(jì)經(jīng)驗(yàn)，內(nèi)部資料，詳細(xì)完整，很有參考價(jià)值
標(biāo)簽： FPGA 大唐電信 設(shè)計(jì)經(jīng)驗(yàn)
上傳用戶：123啊
不同特點(diǎn)的FPGA是從工藝的角度來(lái)理解的，主要可以分為基于SRAM的FPGA，基于FLASH的FPGA和基于反熔絲的FPGA
標(biāo)簽： FPGA 工藝 角度
上傳用戶：KSLYZ
用Verilog語(yǔ)言編寫(xiě)的FPGA控制PWM的程序.利用碼盤(pán)脈沖進(jìn)行調(diào)速,進(jìn)行過(guò)簡(jiǎn)單試驗(yàn),可用.沒(méi)有經(jīng)過(guò)長(zhǎng)期驗(yàn)證.做簡(jiǎn)單修改即可應(yīng)用!
標(biāo)簽： Verilog FPGA PWM 語(yǔ)言
上傳用戶：梧桐
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
