建了一個(gè)基于Altera 的EP2S60硬件處理平臺(tái),利用Altera提供的FFT IP核,在100 MHz系統(tǒng)時(shí)鐘下,數(shù)據(jù)吞吐率可達(dá)100 Ms/s。
標(biāo)簽： 線性卷積 實(shí)現(xiàn)方案
上傳時(shí)間： 2015-01-02
上傳用戶：Zxcvbnm
FPGA 設(shè)計(jì)不再像過去一樣只是作為“膠連邏輯 (Gluelogic)”了，由于其復(fù)雜度逐年增加，通常還會(huì)集成極富挑戰(zhàn)性的 IP 核，如 PCI Express® 核等。新型設(shè)計(jì)中的復(fù)雜模塊即便不作任何改變也會(huì)在滿足 QoR(qualityof-result) 要求方面遇到一些困難。保留這些模塊的時(shí)序非常耗時(shí)，既讓人感到頭疼，往往還徒勞無功。設(shè)計(jì)保存流程可以幫助客戶解決這一難題，既可以讓他們滿足設(shè)計(jì)中關(guān)鍵模塊的時(shí)序要求，又能在今后重用實(shí)現(xiàn)的結(jié)果，從而顯著減少時(shí)序收斂過程中的運(yùn)行次數(shù)。
上傳時(shí)間： 2013-11-20
上傳用戶：invtnewer
eda的發(fā)展趨勢(shì)： 在一個(gè)芯片上完成的系統(tǒng)級(jí)的集成已成為可能可編程邏輯器件開始進(jìn)入傳統(tǒng)的ASIC市場(chǎng)EDA工具和IP核應(yīng)用更為廣泛高性能的EDA工具得到長(zhǎng)足的發(fā)展計(jì)算機(jī)硬件平臺(tái)性能大幅度提高，為復(fù)雜的SoC設(shè)計(jì)提供了物理基礎(chǔ)。
上傳時(shí)間： 2013-12-02
上傳用戶：windwolf2000
針對(duì)傳統(tǒng)集成電路（ASIC）功能固定、升級(jí)困難等缺點(diǎn)，利用FPGA實(shí)現(xiàn)了擴(kuò)頻通信芯片STEL-2000A的核心功能。使用ISE提供的DDS IP核實(shí)現(xiàn)NCO模塊，在下變頻模塊調(diào)用了硬核乘法器并引入CIC濾波器進(jìn)行低通濾波，給出了DQPSK解調(diào)的原理和實(shí)現(xiàn)方法，推導(dǎo)出一種簡(jiǎn)便的引入?仔/4固定相移的實(shí)現(xiàn)方法。采用模塊化的設(shè)計(jì)方法使用VHDL語(yǔ)言編寫出源程序，在Virtex-II Pro 開發(fā)板上成功實(shí)現(xiàn)了整個(gè)系統(tǒng)。測(cè)試結(jié)果表明該系統(tǒng)正確實(shí)現(xiàn)了STEL-2000A的核心功能。 Abstract: To overcome drawbacks of ASIC such as fixed functionality and upgrade difficulty, FPGA was used to realize the core functions of STEL-2000A. This paper used the DDS IP core provided by ISE to realize the NCO module, called hard core multiplier and implemented CIC filter in the down converter, described the principle and implementation detail of the demodulation of DQPSK, and derived a simple method to introduce a fixed phase shift of ?仔/4. The VHDL source code was designed by modularity method , and the complete system was successfully implemented on Virtex-II Pro development board. Test results indicate that this system successfully realize the core function of the STEL-2000A.
標(biāo)簽： STEL 2000 FPGA 擴(kuò)頻通信
上傳時(shí)間： 2013-11-19
上傳用戶：neu_liyan
本文探討的重點(diǎn)是PCB設(shè)計(jì)人員利用IP，并進(jìn)一步采用拓?fù)湟?guī)劃和布線工具來支持IP，快速完成整個(gè)PCB設(shè)計(jì)。從圖1可以看出，設(shè)計(jì)工程師的職責(zé)是通過布局少量必要元件、并在這些元件之間規(guī)劃關(guān)鍵互連路徑來獲取IP。一旦獲取到了IP，就可將這些IP信息提供給PCB設(shè)計(jì)人員，由他們完成剩余的設(shè)計(jì)。 圖1：設(shè)計(jì)工程師獲取IP，PCB設(shè)計(jì)人員進(jìn)一步采用拓?fù)湟?guī)劃和布線工具支持IP，快速完成整個(gè)PCB設(shè)計(jì)。現(xiàn)在無需再通過設(shè)計(jì)工程師和PCB設(shè)計(jì)人員之間的交互和反復(fù)過程來獲取正確的設(shè)計(jì)意圖，設(shè)計(jì)工程師已經(jīng)獲取這些信息，并且結(jié)果相當(dāng)精確，這對(duì)PCB設(shè)計(jì)人員來說幫助很大。在很多設(shè)計(jì)中，設(shè)計(jì)工程師和PCB設(shè)計(jì)人員要進(jìn)行交互式布局和布線，這會(huì)消耗雙方許多寶貴的時(shí)間。從以往的經(jīng)歷來看交互操作是必要的，但很耗時(shí)間，且效率低下。設(shè)計(jì)工程師提供的最初規(guī)劃可能只是一個(gè)手工繪圖，沒有適當(dāng)比例的元件、總線寬度或引腳輸出提示。隨著PCB設(shè)計(jì)人員參與到設(shè)計(jì)中來，雖然采用拓?fù)湟?guī)劃技術(shù)的工程師可以獲取某些元件的布局和互連，不過，這個(gè)設(shè)計(jì)可能還需要布局其它元件、獲取其它IO及總線結(jié)構(gòu)和所有互連才能完成。PCB設(shè)計(jì)人員需要采用拓?fù)湟?guī)劃，并與經(jīng)過布局的和尚未布局的元件進(jìn)行交互，這樣做可以形成最佳的布局和交互規(guī)劃，從而提高PCB設(shè)計(jì)效率。隨著關(guān)鍵區(qū)域和高密區(qū)域布局完成及拓?fù)湟?guī)劃被獲取，布局可能先于最終拓?fù)湟?guī)劃完成。因此，一些拓?fù)渎窂娇赡鼙仨毰c現(xiàn)有布局一起工作。雖然它們的優(yōu)先級(jí)較低，但仍需要進(jìn)行連接。因而一部分規(guī)劃圍繞布局后的元件產(chǎn)生了。此外，這一級(jí)規(guī)劃可能需要更多細(xì)節(jié)來為其它信號(hào)提供必要的優(yōu)先級(jí)。
標(biāo)簽： PCB 分 利用IP 拓?fù)湟?guī)劃
上傳時(shí)間： 2014-01-14
上傳用戶：lz4v4
UG157 - LogiCORE™ IP Initiator/Target v3.1 for PCI™ 入門指南
標(biāo)簽： Initiator LogiCORE 157 UG
上傳時(shí)間： 2013-10-13
上傳用戶：heheh
論文以Altera公司的Cyclone II系列EP2CSQ208為核心芯片，構(gòu)建基于FPGA的SOPC嵌入式硬件平臺(tái)，并以此平臺(tái)為基礎(chǔ)深入研究SOPC嵌入式系統(tǒng)的硬件設(shè)計(jì)和軟件開發(fā)方法，詳細(xì)測(cè)試和驗(yàn)證系統(tǒng)存儲(chǔ)模塊和外圍模塊。同時(shí)以嵌入式處理器IP核NioslI為核心，設(shè)計(jì)出基于NioslI的視覺控制軟件。在應(yīng)用中引入pc／os．II實(shí)時(shí)操作系統(tǒng)，介紹了實(shí)時(shí)操作系統(tǒng)I_tc／OS．II的相關(guān)概念和移植方法，設(shè)計(jì)了相關(guān)底層軟件及軌跡圖像識(shí)別算法，將具體應(yīng)用程序劃分成多個(gè)任務(wù)，最終實(shí)現(xiàn)了視覺圖像的實(shí)時(shí)處理及小車的實(shí)時(shí)控制。 在本設(shè)計(jì)中，圖像采集部分利用SAA7111A視頻解碼芯片完成視頻信號(hào)的采集，利用FPGA完成復(fù)雜高速的邏輯控制及時(shí)序設(shè)計(jì)，將采集的數(shù)字視頻信號(hào)存儲(chǔ)在外擴(kuò)存儲(chǔ)器SRAM中，以供后續(xù)圖像處理。 在構(gòu)建NioslI CPU時(shí)，自定制了SRAM控制器、irda紅外接口、OC i2c接口、PWM接口和VGA顯示接口等相關(guān)外設(shè)組件，提供了必要的人機(jī)及控制接口，方便系統(tǒng)的控制及調(diào)試。
標(biāo)簽： 嵌入式機(jī)器視覺 控制系統(tǒng)
上傳時(shí)間： 2013-11-13
上傳用戶：chenhr
價(jià)值5k的labview數(shù)據(jù)采集NI官方資料免費(fèi)下載 6個(gè)教程 非常經(jīng)典
標(biāo)簽： labview 價(jià)值 數(shù)據(jù)采集 免費(fèi)下載
上傳時(shí)間： 2013-10-27
上傳用戶：kachleen
NI ELVIS入門
上傳時(shí)間： 2014-01-08
上傳用戶：kangqiaoyibie
NI虛擬儀器
標(biāo)簽： 虛擬儀器
上傳時(shí)間： 2015-01-03
上傳用戶：kikye
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<sup id="ye8so"></sup>
<bdo id="ye8so"></bdo> <nav id="ye8so"></nav>