<pre id="wse6a"></pre> 本文深入研究基于美國(guó)德州儀器公司(TI)TMS320C5410DSP芯片的濾波器系統(tǒng)軟件實(shí)現(xiàn)方法,用窗冂設(shè)計(jì)法實(shí)現(xiàn)FIR濾波器,給出了MATLAB仿真結(jié)果,并在以TI TMS320C5410為微處理器的DSK上實(shí)現(xiàn),實(shí)驗(yàn)結(jié)果表明濾波結(jié)果效果良好,達(dá)到了預(yù)期的性能指標(biāo),用時(shí)間抽取法實(shí)現(xiàn)的FFT/IFFT算法,介紹了自適應(yīng)濾波器的基本原理及應(yīng)用,并對(duì)LMS算法進(jìn)行了深入的研究。
上傳時(shí)間： 2013-06-29
上傳用戶：anng
數(shù)字信號(hào)處理是信息科學(xué)中近幾十年來發(fā)展最為迅速的學(xué)科之一.目前,數(shù)字信號(hào)處理廣泛應(yīng)用于通信、雷達(dá)、聲納、語音與圖像處理等領(lǐng)域.而數(shù)字信號(hào)處理算法的硬件實(shí)現(xiàn)一般來講有三種方式:用于通用目的的可編程DSP芯片;用于特定目的的固定功能DSP芯片組和ASIC;可以由用戶編程的FPGA芯片.隨著微電子技術(shù)的發(fā)展,采用現(xiàn)場(chǎng)可編程門陣列FPGA進(jìn)行數(shù)字信號(hào)處理得到了飛速發(fā)展,FPGA正在越來越多地代替ASIC和PDSP用作前端數(shù)字信號(hào)處理的運(yùn)算.該文主要探討了基于FPGA數(shù)字信號(hào)處理的實(shí)現(xiàn).首先詳細(xì)闡述了數(shù)字信號(hào)處理的理論基礎(chǔ),重點(diǎn)討論了離散傅立葉變換算法原理,由于快速傅立葉變換算法在實(shí)際中得到了廣泛的應(yīng)用,該文給出了基-2FFT算法原理、討論了按時(shí)間抽取FFT算法的特點(diǎn).該論文對(duì)硬件描述語言的描述方法和風(fēng)格做了一定的探討,介紹了硬件描述語言的開發(fā)環(huán)境MAXPLUSII.在此基礎(chǔ)上,該論文詳細(xì)闡述了數(shù)字集成系統(tǒng)的高層次設(shè)計(jì)方法,討論了數(shù)字系統(tǒng)設(shè)計(jì)層次的劃分和數(shù)字系統(tǒng)的自頂向下的設(shè)計(jì)方法,探討了數(shù)字集成系統(tǒng)的系統(tǒng)級(jí)設(shè)計(jì)和寄存器傳輸級(jí)設(shè)計(jì),描述了數(shù)字集成系統(tǒng)的高層次綜合方法.最后該文描述了數(shù)字信號(hào)處理系統(tǒng)結(jié)構(gòu)的實(shí)現(xiàn)方法,指出常見的高速、實(shí)時(shí)信號(hào)處理系統(tǒng)的四種結(jié)構(gòu);由于FFT算法在數(shù)字信號(hào)處理中占有重要的地位,所以該文提出了用FPGA實(shí)現(xiàn)FFT的一種設(shè)計(jì)思想,給出了總體實(shí)現(xiàn)框圖;重點(diǎn)設(shè)計(jì)實(shí)現(xiàn)了FFT算法中的蝶形處理單元,采用了一種高效乘法器算法設(shè)計(jì)實(shí)現(xiàn)了蝶形處理單元中的旋轉(zhuǎn)因子乘法器,從而提高了蝶形處理器的運(yùn)算速度,降低了運(yùn)算復(fù)雜度.
標(biāo)簽： FPGA 數(shù)字信號(hào)處理 中的應(yīng)用
上傳時(shí)間： 2013-07-19
上傳用戶：woshiayin
高精度電網(wǎng)功率因數(shù)測(cè)量加權(quán)插值FFT優(yōu)化算法
標(biāo)簽： FFT 高精度 電網(wǎng) 功率因數(shù)
上傳時(shí)間： 2013-05-22
上傳用戶：88mao
本文對(duì)基于DSP和FPGA運(yùn)動(dòng)控制器的設(shè)計(jì)進(jìn)行了研究。主要內(nèi)容如下： （1）深入研究國(guó)內(nèi)外運(yùn)動(dòng)控制技術(shù)的發(fā)展現(xiàn)狀和前景。 （2）規(guī)劃運(yùn)動(dòng)控制器的硬件和軟件整體研發(fā)方案。 （3）對(duì)運(yùn)動(dòng)控制器的各個(gè)功能模塊進(jìn)行硬件設(shè)計(jì)。 （4）對(duì)運(yùn)動(dòng)控制算法和數(shù)字濾波算法進(jìn)行設(shè)計(jì)，編寫控制軟件。 （5）對(duì)運(yùn)動(dòng)控制系統(tǒng)的性能進(jìn)行分析和訪真，調(diào)節(jié)控制器參數(shù)，使運(yùn)動(dòng)控制系統(tǒng)具有較好的靜態(tài)特性和動(dòng)態(tài)特性。 （6）構(gòu)建實(shí)驗(yàn)系統(tǒng)，編寫人機(jī)界面軟件，驗(yàn)證運(yùn)動(dòng)控制器的性能。
標(biāo)簽： FPGA DSP 運(yùn)動(dòng)控制器
上傳時(shí)間： 2013-06-13
上傳用戶：haobin315
該論文介紹二次雷達(dá)的基本概念、發(fā)展歷史、工作流程和運(yùn)作機(jī)理以及單脈沖二次雷達(dá)的系統(tǒng)原理,并且對(duì)傳統(tǒng)的單脈沖二次雷達(dá)應(yīng)答信號(hào)處理器的硬件結(jié)構(gòu)進(jìn)行改進(jìn),提出一種全新的應(yīng)答處理器硬件結(jié)構(gòu),即FPGA+DSP的混合結(jié)構(gòu).這種硬件結(jié)構(gòu)的特點(diǎn)是結(jié)構(gòu)靈活,有較強(qiáng)的通用性.該論文圍繞FPGA+DSP這種數(shù)字信號(hào)處理的硬件結(jié)構(gòu),闡述了它在單脈沖二次雷達(dá)應(yīng)答數(shù)字信號(hào)處理器中的應(yīng)用,使用VHDL語言設(shè)計(jì)FPGA程序,并且給出主要模塊的仿真結(jié)果.FPGA主要完成距離計(jì)數(shù)、方位計(jì)數(shù)、脈沖分解、產(chǎn)生應(yīng)答數(shù)據(jù)送給DSP、與PC104交換報(bào)表等功能.長(zhǎng)時(shí)間的成功試驗(yàn)表明,基于FPGA和DSP技術(shù)的二次雷達(dá)應(yīng)答信號(hào)處理器在3毫秒內(nèi)可以同時(shí)處理四個(gè)重疊應(yīng)答,計(jì)算所接收的每一個(gè)脈沖的到達(dá)方向,得到真實(shí)脈沖并且給出脈沖置信度.系統(tǒng)達(dá)到了預(yù)期的目的.該課題的另外一個(gè)重要意義是對(duì)傳統(tǒng)的二次監(jiān)視雷達(dá)應(yīng)答信號(hào)處理器進(jìn)行了改進(jìn),使單脈沖二次雷達(dá)系統(tǒng)的應(yīng)答處理能力在可靠性、穩(wěn)定性和系統(tǒng)精度三個(gè)方面有質(zhì)的飛躍.
標(biāo)簽： FPGA DSP 二次雷達(dá) 處理器
上傳時(shí)間： 2013-04-24
上傳用戶：gokk
DFT(離散傅立葉變換)作為將信號(hào)從時(shí)域轉(zhuǎn)換到頻域的基本運(yùn)算,在各種數(shù)字信號(hào)處理中起著核心作用
標(biāo)簽： FPGA FFT 擴(kuò)展 處理器
上傳時(shí)間： 2013-08-04
上傳用戶：wangdean1101
近年來，基于DSP和FPGA的運(yùn)動(dòng)控制系統(tǒng)己成為新一代運(yùn)動(dòng)控制系統(tǒng)的主流。基于DSP和FPGA的運(yùn)動(dòng)控制系統(tǒng)不僅具有信息處理能力強(qiáng)，而且具有開放性、實(shí)時(shí)性、可靠性的特點(diǎn)，因此在機(jī)器人運(yùn)動(dòng)控制領(lǐng)域具有重要的應(yīng)用價(jià)值。 論文從步行康復(fù)訓(xùn)練器的設(shè)計(jì)與制作出發(fā)，主要進(jìn)行機(jī)器人的運(yùn)動(dòng)控制系統(tǒng)設(shè)計(jì)和研究。文章首先提出了多種運(yùn)動(dòng)控制系統(tǒng)的實(shí)現(xiàn)方案。根據(jù)它們的優(yōu)缺點(diǎn)，選定以DSP和FPGA為核心進(jìn)行運(yùn)動(dòng)控制系統(tǒng)平臺(tái)的設(shè)計(jì)。 論文詳細(xì)研究了以DSP和FPGA為核心實(shí)現(xiàn)運(yùn)動(dòng)控制系統(tǒng)的軟、硬件設(shè)計(jì)，利用DSP實(shí)現(xiàn)運(yùn)動(dòng)控制系統(tǒng)總體結(jié)構(gòu)與相關(guān)功能模塊，利用FPGA實(shí)現(xiàn)運(yùn)動(dòng)控制系統(tǒng)地址譯碼電路、脈沖分配電路以及光電編碼器信號(hào)處理電路，并對(duì)以上電路系統(tǒng)進(jìn)行了功能仿真和時(shí)序仿真。 結(jié)果表明，基于DSP和FPGA為核心的運(yùn)動(dòng)控制系統(tǒng)不僅實(shí)現(xiàn)了設(shè)計(jì)功能要求，同時(shí)提高了機(jī)器人運(yùn)動(dòng)控制系統(tǒng)的開放性、實(shí)時(shí)性和可靠性，并大大減小了系統(tǒng)的體積與功耗。
標(biāo)簽： FPGA DSP 機(jī)器人 運(yùn)動(dòng)控制系統(tǒng)
上傳時(shí)間： 2013-06-22
上傳用戶：debuchangshi
隨著微電子技術(shù)和電力電子技術(shù)的飛速發(fā)展，運(yùn)動(dòng)控制系統(tǒng)正朝著通用化、智能化、微型化的方向發(fā)展。目前，以數(shù)字信號(hào)處理器（DSP）和現(xiàn)場(chǎng)可編程門陣列（FPGA）為核心的運(yùn)動(dòng)控制卡已成為運(yùn)動(dòng)控制器的發(fā)展主流。它可方便地以插卡形式嵌入PC機(jī)，將PC機(jī)強(qiáng)大的信息處理能力和開放式特點(diǎn)與運(yùn)動(dòng)控制卡的運(yùn)動(dòng)控制能力相結(jié)合，具有信息處理能力強(qiáng)、開放程度高、運(yùn)動(dòng)控制方便、通用性好的特點(diǎn)。因此，本文通過對(duì)運(yùn)動(dòng)控制技術(shù)的深入研究，開發(fā)了一款以DSP和FPGA為主控單元、基于PCI總線的運(yùn)動(dòng)控制卡。 首先，設(shè)計(jì)了運(yùn)動(dòng)控制卡硬件電路，對(duì)控制卡的DSP和FPGA外圍電路、PCI總線接口電路、模擬量輸出電路、編碼器信號(hào)采集電路、通用I/O接口電路等實(shí)現(xiàn)方法進(jìn)行了詳細(xì)討論。 為提高控制卡的硬件集成度和可靠性，通過對(duì)FPGA的編程設(shè)計(jì)，在FPGA中實(shí)現(xiàn)了PCI總線目標(biāo)設(shè)備接口控制器、雙端口RAM、DDA精插補(bǔ)電路、DAC接口電路、編碼器信號(hào)處理電路和數(shù)字I/O信號(hào)處理電路。 基于改進(jìn)的數(shù)字PID控制器和前饋控制，設(shè)計(jì)開發(fā)了運(yùn)動(dòng)控制卡的位置閉環(huán)伺服控制器，并整定了控制器參數(shù)，獲得良好的伺服控制特性。 最后，采用WinDriver開發(fā)了控制卡的驅(qū)動(dòng)程序，并詳細(xì)介紹了驅(qū)動(dòng)程序的開發(fā)流程。
標(biāo)簽： FPGA DSP 運(yùn)動(dòng)控制卡
上傳時(shí)間： 2013-08-01
上傳用戶：00.00
該文主要介紹基于DSP(TMS320LF2407A)和CPLD(MAX3128A)伺服運(yùn)動(dòng)控制平臺(tái)的設(shè)計(jì).文中在討論了永磁同步電機(jī)的控制策略的基礎(chǔ)上提出了針對(duì)表面式永磁同步伺服電機(jī)的i=0的矢量控制,介紹了通過光電碼盤確定永磁同步電機(jī)轉(zhuǎn)子磁極位置的方法,以及SVPWM的原理和特性及其數(shù)字實(shí)現(xiàn)方法.詳細(xì)闡述由TMS320LF2407A和MAX3128A構(gòu)建的傳動(dòng)控制系統(tǒng)平臺(tái).以上述平臺(tái)為基礎(chǔ),設(shè)計(jì)了一個(gè)基于矢量控制的三環(huán)永磁同步伺服系統(tǒng),為解決典Ⅱ系統(tǒng)超調(diào)和抗擾性的矛盾,將IP調(diào)節(jié)器引入系統(tǒng).通過試驗(yàn)證明IP調(diào)節(jié)器在不影響系統(tǒng)抗擾性和穩(wěn)態(tài)精度的前提下,大大降低了電流的超調(diào).工程實(shí)踐證明了設(shè)計(jì)的正確性.為了滿足用戶對(duì)系統(tǒng)方便操作和監(jiān)視的要求,實(shí)現(xiàn)參數(shù)在線修改以及故障綜合,并滿足一定可視性,提出并設(shè)計(jì)了基于RS232的串行通訊程序,包括兩部分:PC機(jī)的監(jiān)控系統(tǒng)和數(shù)字操作器.文中詳細(xì)分析了設(shè)計(jì)數(shù)字操作器的硬件模塊及框圖和軟件流程,實(shí)際應(yīng)用表明數(shù)字操作器方便了用戶對(duì)系統(tǒng)的操縱和監(jiān)視,已在實(shí)際工程中得到應(yīng)用.
標(biāo)簽： FPGA DSP 開放式 運(yùn)動(dòng)控制平臺(tái)
上傳時(shí)間： 2013-04-24
上傳用戶：ainimao
隨著計(jì)算機(jī)與信息技術(shù)的發(fā)展，生物特征識(shí)別技術(shù)受到了廣泛的關(guān)注。指紋識(shí)別是生物特征識(shí)別中的一項(xiàng)重要內(nèi)容，一直以來是國(guó)內(nèi)外的研究熱點(diǎn)。 嵌入式自動(dòng)指紋識(shí)別是指指紋識(shí)別技術(shù)在嵌入式系統(tǒng)上的應(yīng)用。傳統(tǒng)的嵌入式自動(dòng)指紋識(shí)別系統(tǒng)多采用單片DSP或MIPS處理器來完成算法，由于DSP或MIPS處理器只能根據(jù)程序順序執(zhí)行，在指紋匹配過程中只能和整個(gè)庫(kù)中的指紋進(jìn)行一一匹配，因此這類系統(tǒng)在處理較大指紋庫(kù)時(shí)下匹配時(shí)間相當(dāng)長(zhǎng)。為了克服這個(gè)缺點(diǎn)，本文構(gòu)建了浮點(diǎn)DSP和FPGA協(xié)同處理構(gòu)架的硬件平臺(tái)，充分利用DSP在計(jì)算上的精確度和FPGA并行處理的特點(diǎn)，由DSP和FPGA共同處理匹配算法。 本文的主要工作如下： 1．設(shè)計(jì)了一個(gè)硬件系統(tǒng)，包括DSP處理器、FPGA、指紋傳感器、人機(jī)交互接口和USB1.1接口。同時(shí)，還設(shè)計(jì)了各硬件模塊的驅(qū)動(dòng)程序，為應(yīng)用程序提供控制接口。由于系統(tǒng)中DSP工作頻率為300MHz，其中某些器件的工作頻率達(dá)到了100MHz，因此本文還給出了一些信號(hào)完整性分析和PCB設(shè)計(jì)經(jīng)驗(yàn)。 2．編寫了Verilog程序，在FPGA中實(shí)現(xiàn)了9路指紋的并行匹配。由于FPGA本身的局限性，實(shí)現(xiàn)原有匹配算法有很大困難。在簡(jiǎn)化原有匹配算法的基礎(chǔ)上本文提出了便于FPGA實(shí)現(xiàn)“粗匹配”算法。此外，還設(shè)計(jì)了用于和DSP通信的接口模塊設(shè)計(jì)。 3．完成了系統(tǒng)應(yīng)用程序設(shè)計(jì)。在使用uC/OS-Ⅱ?qū)崟r(shí)操作系統(tǒng)的基礎(chǔ)上設(shè)計(jì)了各系統(tǒng)任務(wù)，通過調(diào)用驅(qū)動(dòng)程序控制和協(xié)調(diào)各硬件模塊，實(shí)現(xiàn)了自動(dòng)指紋識(shí)別功能。為了便于存放指紋特征信息，設(shè)計(jì)了指紋庫(kù)數(shù)據(jù)結(jié)構(gòu)，實(shí)現(xiàn)了指紋庫(kù)添加、刪除、編輯的功能。 最終，本系統(tǒng)實(shí)現(xiàn)了高效、快速的進(jìn)行指紋識(shí)別，各模塊工作穩(wěn)定。同時(shí)，模塊化的軟硬件設(shè)計(jì)使本系統(tǒng)便于進(jìn)行二次開發(fā)，快速應(yīng)用于各種場(chǎng)合。
標(biāo)簽： FPGA DSP 自動(dòng) 指紋識(shí)別系統(tǒng)
上傳時(shí)間： 2013-06-05
上傳用戶：guanliya
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
