亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁(yè)| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

FPGA 信號(hào)發(fā)(fā)生器

  • 基于fpga的JPEG編解碼器設(shè)計(jì)

    基于fpga的JPEG編解碼器設(shè)計(jì),采用流水線優(yōu)化解決時(shí)間并行性問題,提高DCT/IDCT模塊的運(yùn)行速度。

    標(biāo)簽: fpga JPEG 編解碼器

    上傳時(shí)間: 2013-08-31

    上傳用戶:taa123456

  • JPEG2000分?jǐn)?shù)位平面編碼器的fpga電路實(shí)現(xiàn)

    JPEG2000分?jǐn)?shù)位平面編碼器的fpga電路實(shí)現(xiàn)

    標(biāo)簽: JPEG 2000 fpga

    上傳時(shí)間: 2013-09-03

    上傳用戶:牛布牛

  • FPGA光電編碼器輸入模塊

    本人編寫的FPGA光電編碼器輸入模塊,沒有實(shí)驗(yàn),但仿真基本實(shí)現(xiàn),希望有參考價(jià)值.

    標(biāo)簽: FPGA 光電編碼器 輸入 模塊

    上傳時(shí)間: 2013-09-03

    上傳用戶:s363994250

  • 利用FPGA實(shí)現(xiàn)的可編程綜合采樣器

    利用FPGA實(shí)現(xiàn)的可編程綜合采樣器\r\nAProgrammableIntegratedSamplerUsingFPGA

    標(biāo)簽: FPGA 可編程 采樣

    上傳時(shí)間: 2013-09-06

    上傳用戶:z754970244

  • viterbi譯碼器的一種fpga實(shí)現(xiàn)

    viterbi譯碼器的一種fpga實(shí)現(xiàn).是一個(gè)cs252\r\n的project的result\r\n供大家研究用

    標(biāo)簽: viterbi fpga 譯碼器

    上傳時(shí)間: 2013-09-06

    上傳用戶:dsgkjgkjg

  • 編碼器倍頻、鑒相電路在FPGA中的實(shí)現(xiàn)

    編碼器倍頻、鑒相電路在FPGA中的實(shí)現(xiàn)

    標(biāo)簽: FPGA 編碼器 倍頻 中的實(shí)現(xiàn)

    上傳時(shí)間: 2013-11-08

    上傳用戶:38553903210

  • 用VerilogHDL實(shí)現(xiàn)基于FPGA的通用分頻器的設(shè)計(jì)

    用VerilogHDL實(shí)現(xiàn)基于FPGA的通用分頻器的設(shè)計(jì)

    標(biāo)簽: VerilogHDL FPGA 分頻器

    上傳時(shí)間: 2013-10-28

    上傳用戶:xiaoxiang

  • 基于FPGA的寬帶數(shù)字接收機(jī)變帶寬數(shù)字下變頻器設(shè)計(jì)

    基于FPGA芯片Stratix II EP2S60F672C4設(shè)計(jì)了一個(gè)適用于寬帶數(shù)字接收機(jī)的帶寬可變的數(shù)字下變頻器(VB-DDC)。該VB-DDC結(jié)合傳統(tǒng)數(shù)字下變頻結(jié)構(gòu)與多相濾波結(jié)構(gòu)的優(yōu)點(diǎn),實(shí)現(xiàn)了對(duì)輸入中頻信號(hào)的高效高速處理,同時(shí)可以在較大范圍內(nèi)對(duì)信號(hào)處理帶寬靈活配置。硬件調(diào)試結(jié)果驗(yàn)證了本設(shè)計(jì)的有效性。

    標(biāo)簽: FPGA 寬帶數(shù)字 接收機(jī) 帶寬

    上傳時(shí)間: 2013-11-03

    上傳用戶:23333

  • 基于FPGA的棧空間管理器的研究和設(shè)計(jì)

    提出了一種將堆棧空間劃分為任務(wù)棧和中斷嵌套棧的設(shè)計(jì)結(jié)構(gòu),使堆棧空間最小化。采用VHDL硬件語(yǔ)言,在FPGA設(shè)備上模擬實(shí)現(xiàn)了具有自動(dòng)檢驗(yàn)功能的棧空間管理器。棧空間管理器由不同功能的邏輯模塊組成,主要闡述了狀態(tài)控制邏輯模塊和地址產(chǎn)生邏輯模塊的設(shè)計(jì)方法。

    標(biāo)簽: FPGA 棧空間 管理器

    上傳時(shí)間: 2014-12-28

    上傳用戶:plsee

  • 基于FPGA的PAL-VGA轉(zhuǎn)換器的實(shí)現(xiàn)

    介紹了基于Xilinx Spartan- 3E FPGA XC3S250E 來完成分辨率為738×575 的PAL 制數(shù)字視頻信號(hào)到800×600 的VGA 格式轉(zhuǎn)換的實(shí)現(xiàn)方法。關(guān)鍵詞: 圖像放大; PAL; VGA; FPGA 目前, 絕大多數(shù)監(jiān)控系統(tǒng)中采用的高解析度攝像機(jī)均由47 萬像素的CCD 圖像傳感器采集圖像, 經(jīng)DSP 處理后輸出的PAL 制數(shù)字視頻信號(hào)不能直接在VGA 顯示器上顯示, 而在許多場(chǎng)合需要在VGA 顯示器上實(shí)時(shí)監(jiān)視, 這就需要將隔行PAL 制數(shù)字視頻轉(zhuǎn)換為逐行視頻并提高幀頻, 再將每幀圖像放大到800×600 或1 024×768。常用的圖像放大的方法有很多種, 如最臨近賦值法、雙線性插值法、樣條插值法等[ 1] 。由于要對(duì)圖像進(jìn)行實(shí)時(shí)顯示, 本文采用一種近似的雙線性插值方法對(duì)圖像進(jìn)行放大。隨著微電子技術(shù)及其制造工藝的發(fā)展, 可編程邏輯器件的邏輯門密度有了很大提高, 現(xiàn)場(chǎng)可編程邏輯門陣列( FPGA) 有著邏輯資源豐富和可重復(fù)以及系統(tǒng)配置的靈活性, 同時(shí)隨著微處理器、專用邏輯器件以及DSP 算法以IP Core 的形式嵌入到FPGA 中[ 2] , FPGA 的功能越來越強(qiáng), 因此FPGA 在現(xiàn)代電子系統(tǒng)設(shè)計(jì)中發(fā)揮著越來越重要的作用。本課題的設(shè)計(jì)就是采用VHDL 描述, 基于FPGA 來實(shí)現(xiàn)的。

    標(biāo)簽: PAL-VGA FPGA 轉(zhuǎn)換器

    上傳時(shí)間: 2013-12-03

    上傳用戶:aa54

主站蜘蛛池模板: 白玉县| 鹰潭市| 长丰县| 怀仁县| 黄浦区| 东阳市| 高要市| 绥棱县| 鸡泽县| 鸡西市| 吉水县| 昌乐县| 罗源县| 商城县| 中西区| 新津县| 上杭县| 孟州市| 潜江市| 新余市| 信阳市| 博湖县| 金平| 泸水县| 余干县| 奉化市| 黄陵县| 云南省| 喀什市| 黔西县| 翁牛特旗| 咸丰县| 顺平县| 息烽县| 雷波县| 娄底市| 鄂托克前旗| 阜南县| 甘孜县| 江口县| 南昌县|