介紹了W5100在現(xiàn)場可編程門陣列(FPGA)系統(tǒng)中實現(xiàn)TCP／IP網(wǎng)絡(luò)通信的方法。描述了W5100的內(nèi)部架構(gòu)和寄存器設(shè)置，設(shè)計了一套基于直接總線接口模式的FPGA系統(tǒng)，系統(tǒng)主要由FPGA、WS100及網(wǎng)絡(luò)接口組成。FPGA通過狀態(tài)機(jī)狀態(tài)控制W51 00，實現(xiàn)傳輸控制協(xié)議(TCP)／互聯(lián)網(wǎng)協(xié)議(IP)。
上傳時間： 2013-11-08
上傳用戶：weiwolkt
Turbo碼是一種低信噪比條件下也能達(dá)到優(yōu)異糾錯性能的信道編碼。早期為了強(qiáng)調(diào)Turbo碼接近香農(nóng)限的優(yōu)異性能，研究的碼字長度非常大[1～2]，存在譯碼復(fù)雜度大、譯碼時延長等問題。突發(fā)數(shù)據(jù)通信以傳輸中小長度的數(shù)據(jù)報文業(yè)務(wù)為主，所以突發(fā)通信中的Turbo碼的碼長也是中等長度以下的。本文面向突發(fā)數(shù)據(jù)通信中的信道編碼應(yīng)用，研究了短幀長Turbo碼編譯碼算法的FPGA實現(xiàn)。實現(xiàn)中采用了優(yōu)化的編譯碼算法，以降低譯碼復(fù)雜度和譯碼延時。最后仿真和測試了Turbo譯碼器的糾錯性能和吞吐量。
上傳時間： 2013-12-09
上傳用戶：yuchunhai1990
創(chuàng)新始于問題，源于實踐。創(chuàng)新以實踐為基礎(chǔ)，以研究為支撐，是實踐、思維、研究的綜合體現(xiàn)。為使我校學(xué)生掌握通信原理的理論知識，培養(yǎng)他們的創(chuàng)新意識和創(chuàng)新能力，根據(jù)我校電信專業(yè)的具體情況，進(jìn)行了MATLAB的通信原理虛擬實驗平臺的改革。本文以幅度調(diào)制和解調(diào)為例進(jìn)行仿真，結(jié)果表明MATLAB虛擬實驗的優(yōu)越性。
標(biāo)簽： MATLAB 通信原理 實驗教學(xué)
上傳時間： 2013-11-07
上傳用戶：李彥東
FPGA與ARM EPI通信，控制16路步進(jìn)電機(jī)和12路DC馬達(dá) VHDL編寫的，，，，，
上傳時間： 2013-10-31
上傳用戶：chaisz
MATLAB及其在FPGA中的應(yīng)用（第2版）
標(biāo)簽： MATLAB FPGA 中的應(yīng)用
上傳時間： 2013-11-02
上傳用戶：panpanpan
針對傳統(tǒng)集成電路（ASIC）功能固定、升級困難等缺點，利用FPGA實現(xiàn)了擴(kuò)頻通信芯片STEL-2000A的核心功能。使用ISE提供的DDS IP核實現(xiàn)NCO模塊，在下變頻模塊調(diào)用了硬核乘法器并引入CIC濾波器進(jìn)行低通濾波，給出了DQPSK解調(diào)的原理和實現(xiàn)方法，推導(dǎo)出一種簡便的引入?仔/4固定相移的實現(xiàn)方法。采用模塊化的設(shè)計方法使用VHDL語言編寫出源程序，在Virtex-II Pro 開發(fā)板上成功實現(xiàn)了整個系統(tǒng)。測試結(jié)果表明該系統(tǒng)正確實現(xiàn)了STEL-2000A的核心功能。 Abstract: To overcome drawbacks of ASIC such as fixed functionality and upgrade difficulty, FPGA was used to realize the core functions of STEL-2000A. This paper used the DDS IP core provided by ISE to realize the NCO module, called hard core multiplier and implemented CIC filter in the down converter, described the principle and implementation detail of the demodulation of DQPSK, and derived a simple method to introduce a fixed phase shift of ?仔/4. The VHDL source code was designed by modularity method , and the complete system was successfully implemented on Virtex-II Pro development board. Test results indicate that this system successfully realize the core function of the STEL-2000A.
標(biāo)簽： STEL 2000 FPGA 擴(kuò)頻通信
上傳時間： 2013-11-19
上傳用戶：neu_liyan
為了滿足某測控平臺的設(shè)計要求，設(shè)計并實現(xiàn)了基于FPGA的六通道HDLC并行通信系統(tǒng)。該系統(tǒng)以FPGA為核心，包括FPGA、DSP、485轉(zhuǎn)換接口等部分。給出了系統(tǒng)的電路設(shè)計、關(guān)鍵模塊及軟件流程圖。測試結(jié)果表明，系統(tǒng)通訊速度為1 Mb/s，并且工作穩(wěn)定，目前該設(shè)計已經(jīng)成功應(yīng)用于某樣機(jī)中。
上傳時間： 2013-10-12
上傳用戶：as275944189
基于Matlab語言的現(xiàn)代通信仿真分析
標(biāo)簽： Matlab 語言 現(xiàn)代通信 仿真分析
上傳時間： 2014-01-13
上傳用戶：gmh1314
用matlab建立的通信信道的仿真,包括卷積編碼,qam調(diào)制,瑞利信道仿真
上傳時間： 2013-12-18
上傳用戶：Amygdala
一個帶gui界面的matlab串口通信演示程序
上傳時間： 2013-12-26
上傳用戶：13188549192
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
