在傳統(tǒng)的數(shù)字傳輸系統(tǒng)中,糾錯(cuò)編碼與調(diào)制是各自獨(dú)立設(shè)計(jì)并實(shí)現(xiàn)的,譯碼與解調(diào)也是如此。80年代初,Ungerboeck根據(jù)調(diào)制解調(diào)與糾錯(cuò)編碼的特點(diǎn),提出了一種新的思想,稱(chēng)作網(wǎng)格編碼調(diào)制,記為T(mén)CM。它是將調(diào)制解調(diào)與糾錯(cuò)編碼當(dāng)成一個(gè)整體來(lái)設(shè)計(jì)。它的中心思想是:采用編碼方法將信號(hào)空間做最佳分割,使已調(diào)信號(hào)矢量端點(diǎn)間有最大的距離。這樣就可以在相同發(fā)射功率、相同有效性的條件下提高信息傳輸?shù)目煽啃裕貏e適用于頻帶受限和功率受限信道。它在衛(wèi)星通信和移動(dòng)通信中的應(yīng)用又使它成為研究熱點(diǎn)。 本文介紹了TCM編碼調(diào)制的基本原理,在此基礎(chǔ)上提出了一種新的TCM編碼的方法;介紹了卷積碼Viterbi譯碼的基本原理和步驟,在此基礎(chǔ)上分析了TCM的Viterbi譯碼的特點(diǎn);研究了TCM在高斯白噪聲條件下的誤碼性能及其編碼增益,并在MATLAB上仿真來(lái)進(jìn)行驗(yàn)證;介紹了數(shù)字邏輯設(shè)計(jì)的基本方法和流程,在此基礎(chǔ)上介紹了基于FPGA的TCM系統(tǒng)的各個(gè)模塊。
標(biāo)簽: FPGA 網(wǎng)格編碼 調(diào)制技術(shù)
上傳時(shí)間: 2013-07-26
上傳用戶:13913148949
在數(shù)字化、信息化的時(shí)代,數(shù)字集成電路應(yīng)用得非常廣泛。隨著微電子技術(shù)和工藝的發(fā)展,數(shù)字集成電路從電子管、晶體管、中小規(guī)模集成電路、超大規(guī)模集成電路(VLSIC)逐步發(fā)展到今天的專(zhuān)用集成電路(ASIC)。但是ASIC因其設(shè)計(jì)周期長(zhǎng),改版投資大,靈活性差等缺陷制約著它的應(yīng)用范圍。可編程邏輯器件的出現(xiàn)彌補(bǔ)了ASIC的缺陷,使得設(shè)計(jì)的系統(tǒng)變得更加靈活,設(shè)計(jì)的電路體積更加小型化,重量更加輕型化,設(shè)計(jì)的成本更低,系統(tǒng)的功耗也更小了。FPGA是英文Field Programmable Gate Array的縮寫(xiě),即現(xiàn)場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、EPID等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。 本論文撰寫(xiě)的是用FPGA來(lái)實(shí)現(xiàn)無(wú)人小飛機(jī)系統(tǒng)中基帶信號(hào)的處理過(guò)程。整個(gè)信號(hào)處理過(guò)程全部采用VHDL硬件描述語(yǔ)言來(lái)設(shè)計(jì),并用Modelsim仿真系統(tǒng)功能進(jìn)行調(diào)試,最后使用了Xilinx 公司可編程的FPGA芯片XC2S100完成,滿足系統(tǒng)設(shè)計(jì)的要求。 本文首先研究和討論了無(wú)線通信系統(tǒng)中基帶信號(hào)處理的總體結(jié)構(gòu),接著詳細(xì)闡述了各個(gè)模塊的設(shè)計(jì)原理和方法,以及FPGA結(jié)果分析,最后就關(guān)鍵技術(shù)和難點(diǎn)作了詳細(xì)的分析和研究。本文的最大特色是整個(gè)系統(tǒng)全部采用FPGA的方法來(lái)設(shè)計(jì)實(shí)現(xiàn),修改靈活,體積小,功耗小。本系統(tǒng)的設(shè)計(jì)包括了數(shù)字鎖相環(huán)、糾錯(cuò)編解碼、碼組交織、擾碼加入、巴克碼插入、幀同步識(shí)別、DPSK調(diào)制解調(diào)及選擇了整體的時(shí)序,所有的組成部分都經(jīng)過(guò)了反復(fù)地修改和調(diào)試,取得了良好的數(shù)據(jù)處理效果,其關(guān)鍵之處與難點(diǎn)都得到了妥善地解決。本文分別在發(fā)射部分(編碼加調(diào)制)和接收部分(解調(diào)加解碼)相獨(dú)立和相聯(lián)系的情況下,獲得了仿真與實(shí)測(cè)結(jié)果。
標(biāo)簽: FPGA 無(wú)線通信系統(tǒng)
上傳時(shí)間: 2013-07-05
上傳用戶:acon
現(xiàn)代通信系統(tǒng)要求通信距離遠(yuǎn)、通信容量大、傳輸質(zhì)量好。作為其關(guān)鍵技術(shù)之一的調(diào)制解調(diào)技術(shù)一直是人們研究的一個(gè)重要方向。用FPGA實(shí)現(xiàn)調(diào)制解調(diào)器具有體積小、功耗低、集成度高、可軟件升級(jí)、抗干擾能力強(qiáng)的特點(diǎn),符合未來(lái)通信技術(shù)發(fā)展的方向。論文從以下幾個(gè)方面討論和實(shí)現(xiàn)了基于FPGA的調(diào)制解調(diào)系統(tǒng)。 論文首先介紹了調(diào)制解調(diào)系統(tǒng)的發(fā)展現(xiàn)狀及FPGA的相關(guān)知識(shí)。然后介紹了幾種常見(jiàn)的相位調(diào)制解調(diào)方式,重點(diǎn)是QDPSK調(diào)制解調(diào)系統(tǒng)的理論算法。 論文重點(diǎn)介紹了QDPSK解調(diào)調(diào)制系統(tǒng)的具體實(shí)現(xiàn)。首先,在在MATLAB環(huán)境下對(duì)系統(tǒng)里的每個(gè)子模塊完成了功能仿真,并取得滿意的仿真結(jié)果;其次,在QDPSK調(diào)制解調(diào)系統(tǒng)功能仿真正確的基礎(chǔ)上,對(duì)每個(gè)模塊的功能編寫(xiě)C++算法,并且驗(yàn)證了算法的正確性和可實(shí)現(xiàn)性;最后,在altera公司的FPGA開(kāi)發(fā)平臺(tái)Quartus Ⅱ 6.0上,采用Verilog硬件描述語(yǔ)言對(duì)QDPSK調(diào)制解調(diào)系統(tǒng)實(shí)現(xiàn)了時(shí)序仿真和綜合仿真。
標(biāo)簽: QDPSK FPGA 調(diào)制 解調(diào)技術(shù)
上傳時(shí)間: 2013-07-21
上傳用戶:moonkoo7
軟件無(wú)線電技術(shù)作為一種新的通信技術(shù),其基本思想是構(gòu)造一個(gè)通用硬件平臺(tái),使寬帶A/D,D/A盡量靠近天線,在數(shù)字域完成信號(hào)處理,通過(guò)選用不同軟件模塊即可實(shí)現(xiàn)不同的通信功能,這樣大大縮短了電臺(tái)的研發(fā)周期。該技術(shù)在通信(尤其是在移動(dòng)通信)領(lǐng)域有著迫切的需求和廣闊的應(yīng)用前景。 本文闡述了軟件無(wú)線電的基礎(chǔ)理論,對(duì)信號(hào)采樣理論、多速率信號(hào)處理技術(shù)、高效數(shù)字濾波器、數(shù)字正交變換理論進(jìn)行了分析和研究。從目前器件發(fā)展水平和實(shí)驗(yàn)研究條件出發(fā),設(shè)計(jì)了一個(gè)基于FPGA的軟件無(wú)線電通信平臺(tái)。設(shè)計(jì)采用了中頻數(shù)字化處理的硬件平臺(tái)結(jié)構(gòu),選用Altera Cyclone系列FPGA作為信號(hào)處理和總體控制配置的核心,并結(jié)合專(zhuān)用通信芯片,數(shù)字上變頻器AD9856和數(shù)字下變頻器AD6654來(lái)實(shí)現(xiàn)該平臺(tái)。采用VHDL和Verilog HDL語(yǔ)言對(duì)時(shí)分復(fù)用模塊、信道編解碼模塊、調(diào)制解調(diào)模塊等進(jìn)行了模塊化設(shè)計(jì),并對(duì)電路板設(shè)計(jì)過(guò)程中系統(tǒng)的配置和控制、無(wú)源濾波器設(shè)計(jì)、阻抗匹配電路設(shè)計(jì)等問(wèn)題進(jìn)行了詳細(xì)的討論,最后對(duì)印制電路板進(jìn)行測(cè)試和調(diào)試,獲得了預(yù)期的效果。 本文給出的設(shè)計(jì)方案,大大簡(jiǎn)化了數(shù)字通信系統(tǒng)的硬件設(shè)備,具有較強(qiáng)的通用性和靈活性,通過(guò)修改系統(tǒng)參數(shù)和配置程序,即可適應(yīng)不同的通信模式和信道狀況,充分體現(xiàn)了軟件無(wú)線電的優(yōu)勢(shì)。該平臺(tái)不僅僅能應(yīng)用在通信設(shè)備上,在許多系統(tǒng)驗(yàn)證平臺(tái)、測(cè)試設(shè)備中均可應(yīng)用,頗具實(shí)用價(jià)值。
標(biāo)簽: FPGA 軟件無(wú)線電 通信平臺(tái)
上傳時(shí)間: 2013-07-21
上傳用戶:淺言微笑
在3G移動(dòng)通信網(wǎng)絡(luò)建設(shè)中,如何實(shí)現(xiàn)密集城區(qū)的無(wú)線網(wǎng)絡(luò)覆蓋是目前基站的發(fā)展方向。目前網(wǎng)絡(luò)覆蓋理念的核心思想就把傳統(tǒng)宏基站的基帶處理和射頻部分分離,分成基帶處理單元和射頻拉遠(yuǎn)單元兩個(gè)設(shè)備,這樣既節(jié)省空間、降低設(shè)置成本,又提高了組網(wǎng)效率。本文研究的數(shù)字收發(fā)機(jī)用于WCDMA基站系統(tǒng)的射頻拉遠(yuǎn)單元中,實(shí)現(xiàn)移動(dòng)通信網(wǎng)中射頻信號(hào)的傳輸工作。 數(shù)字收發(fā)機(jī)主要由射頻處理部分、模數(shù)/數(shù)模轉(zhuǎn)換部分、數(shù)字上下變頻處理部分、接口轉(zhuǎn)換以及數(shù)字光模塊組成。本文研究的重點(diǎn)是數(shù)字上下變頻處理部分。設(shè)計(jì)采用軟件無(wú)線電的架構(gòu)和FPGA技術(shù),所設(shè)計(jì)的數(shù)字上下變頻部分可以在不修改硬件電路的基礎(chǔ)上只需修改軟件部分的參數(shù)則可實(shí)現(xiàn)多種頻率的變頻處理,極大地降低了開(kāi)發(fā)成本,且縮短了開(kāi)發(fā)周期。 根據(jù)系統(tǒng)設(shè)計(jì)的設(shè)計(jì)要求,以及現(xiàn)有芯片使用情況比較,本文選用Altera公司的:FPGA芯片,應(yīng)用公司提供的Dspbuilder作為系統(tǒng)級(jí)的開(kāi)發(fā)工具,應(yīng)用Quartus Ⅱ作為綜合、布局布線工具實(shí)現(xiàn)數(shù)字上下變頻處理部分設(shè)計(jì)。 本文的主要研究工作包括以下幾個(gè)部分: (1)對(duì)數(shù)字收發(fā)機(jī)的整體結(jié)構(gòu)進(jìn)行分析研究,確定數(shù)字收發(fā)機(jī)的實(shí)現(xiàn)結(jié)構(gòu)和各個(gè)部分的功能; (2)通過(guò)對(duì)數(shù)字上下變頻的相關(guān)理論的研究,分析出數(shù)字上下變頻的結(jié)構(gòu)、實(shí)現(xiàn)方法及性能; (3)通過(guò)對(duì)數(shù)控振蕩器、CIC濾波器、FIR濾波器進(jìn)行理論研究、內(nèi)部實(shí)現(xiàn)結(jié)構(gòu)以及性能分析,得出具體的參數(shù)和仿真實(shí)現(xiàn)結(jié)構(gòu); (4)使用FPGA中的IP核技術(shù)來(lái)實(shí)現(xiàn)數(shù)字上下變頻,利用Matlab中Dspbuilder提供的IP核分別進(jìn)行NCO、CIC、FIR的仿真工作;并得出數(shù)字上下變頻的總體仿真實(shí)現(xiàn)結(jié)果; (5)對(duì)高速收發(fā)通道進(jìn)行了研究和設(shè)計(jì),根據(jù)系統(tǒng)的要求給出了數(shù)據(jù)幀結(jié)構(gòu),并采用Altera的第三代FPGA產(chǎn)品Stratix Ⅱ GX系列芯片實(shí)現(xiàn)了數(shù)字收發(fā)機(jī)的信號(hào)的串并/并串的接口轉(zhuǎn)換。為后續(xù)繼續(xù)研究工作奠定基礎(chǔ)。
標(biāo)簽: FPGA 數(shù)字 收發(fā)機(jī) 信號(hào)處理
上傳時(shí)間: 2013-06-21
上傳用戶:zhuo0008
隨著各種通信系統(tǒng)數(shù)量的日益增多,為了充分地利用有限的頻譜資源,高頻譜利用率的調(diào)制技術(shù)不斷被應(yīng)用。偏移正交相移鍵控(OQPSK: Offset QuadraturePhase Shift Keying)是一種恒包絡(luò)調(diào)制技術(shù),具有較高的頻譜利用率和功率利用率,廣泛應(yīng)用于衛(wèi)星通信系統(tǒng)和地面移動(dòng)通信系統(tǒng)。因此,對(duì)于OQPSK全數(shù)字解調(diào)技術(shù)的研究具有一定的理論價(jià)值。 本文以軟件無(wú)線電和全數(shù)字解調(diào)的相關(guān)理論為指導(dǎo),成功設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的OQPSK全數(shù)字解調(diào)。論文介紹了OQPSK全數(shù)字接收解調(diào)原理和基于軟件無(wú)線電設(shè)計(jì)思想的全數(shù)字接收機(jī)的基本結(jié)構(gòu),詳細(xì)闡述了當(dāng)今OQPSK數(shù)字解調(diào)中載波頻率同步、載波相位同步、時(shí)鐘同步和數(shù)據(jù)幀同步的一些常用算法,并選擇了相應(yīng)算法構(gòu)建了三種系統(tǒng)級(jí)的實(shí)現(xiàn)方案。通過(guò)MATLAB對(duì)解調(diào)方案的仿真和性能分析,確定了FPGA中的系統(tǒng)實(shí)現(xiàn)方案。在此基礎(chǔ)上,本文采用VerilogHDL硬件描述語(yǔ)言在Altera公司的Quartus II開(kāi)發(fā)平臺(tái)上設(shè)計(jì)了同步解調(diào)系統(tǒng)中的各個(gè)模塊,還對(duì)各模塊和整個(gè)系統(tǒng)在ModelSim中進(jìn)行了時(shí)序仿真驗(yàn)證,并對(duì)設(shè)計(jì)中出現(xiàn)的問(wèn)題進(jìn)行了修正。最后,經(jīng)過(guò)FPGA調(diào)試工具嵌入式邏輯分析儀SignalTapⅡ的硬件實(shí)際測(cè)試,本文對(duì)系統(tǒng)方案進(jìn)行了最終的改進(jìn)與調(diào)整。 實(shí)際測(cè)試結(jié)果表明,本文的設(shè)計(jì)最終能夠達(dá)到了預(yù)期的指標(biāo)和要求。本課題設(shè)計(jì)經(jīng)過(guò)時(shí)序和資源優(yōu)化后還可以向ASIC和系統(tǒng)級(jí)SOC轉(zhuǎn)化,以進(jìn)一步縮小系統(tǒng)體積、降低成本和提高電路的可靠性,因此具有良好的實(shí)際應(yīng)用價(jià)值。
標(biāo)簽: OQPSK FPGA 全數(shù)字 解調(diào)
上傳時(shí)間: 2013-07-14
上傳用戶:aappkkee
論文討論了中壓電力線載波通信(MV-PLC)的現(xiàn)狀和應(yīng)用前景,介紹了其技術(shù)特點(diǎn)和所面臨的問(wèn)題。針對(duì)當(dāng)前中壓電力線載波芯片的開(kāi)發(fā)狀況,提出了基于OFDM(正交頻分復(fù)用)技術(shù)的中壓電力線載波通信的技術(shù)優(yōu)勢(shì)和其Modem芯片開(kāi)發(fā)的重要性。 針對(duì)國(guó)內(nèi)中壓電網(wǎng)的結(jié)構(gòu),根據(jù)現(xiàn)有的研究成果,分析了中壓電力線信道的傳輸特性,包括阻抗特性,噪聲特性和衰減特性。闡述了OFDM的基本原理、優(yōu)缺點(diǎn)和其中的關(guān)鍵技術(shù),分析了OFDM系統(tǒng)組成模型及參數(shù)選取原則。針對(duì)中壓電力線信道噪聲特點(diǎn),提出了基于OFDM的中壓電力線載波Modem芯片的FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)實(shí)現(xiàn)方案,并建立了系統(tǒng)MATLAB定點(diǎn)仿真模型。通過(guò)分析定點(diǎn)仿真結(jié)果,給出了該OFDM系統(tǒng)的設(shè)計(jì)參數(shù),并詳細(xì)介紹了系統(tǒng)中部分模塊(主要包括IFFT/FFT模塊、數(shù)字上變頻模塊和同步模塊)的FPGA實(shí)現(xiàn)結(jié)構(gòu)(用Verilog硬件描述語(yǔ)言設(shè)計(jì)),并對(duì)這些模塊進(jìn)行了功能驗(yàn)證。 最后,搭建仿真平臺(tái),對(duì)整個(gè)系統(tǒng)進(jìn)行了前端EDA仿真驗(yàn)證。利用低壓電力線環(huán)境,對(duì)所設(shè)計(jì)的系統(tǒng)進(jìn)行了FPGA板級(jí)的調(diào)試,并對(duì)測(cè)試的結(jié)果進(jìn)行了分析。驗(yàn)證了系統(tǒng)的FPGA設(shè)計(jì),并提出了MV-PLC OFDM系統(tǒng)中存在一些問(wèn)題及系統(tǒng)需要改進(jìn)之處。
標(biāo)簽: OFDM 中壓 電力線通信 中的應(yīng)用
上傳時(shí)間: 2013-04-24
上傳用戶:yezhihao
本文針對(duì)由FPGA構(gòu)成的高速數(shù)據(jù)采集系統(tǒng)數(shù)據(jù)處理能力弱的問(wèn)題,提出FPGA與單片機(jī)實(shí)現(xiàn)數(shù)據(jù)串行通信的解決方
上傳時(shí)間: 2013-04-24
上傳用戶:cuicuicui
近幾年來(lái),OFDM技術(shù)引起了人們的廣泛注意,根據(jù)這項(xiàng)新技術(shù),很多相關(guān)協(xié)議被提出來(lái)。其中WiMax代表空中接口滿足IEEE802.16標(biāo)準(zhǔn)的寬帶無(wú)線通信系統(tǒng),IEEE標(biāo)準(zhǔn)在2004年定義了空中接口的物理層(PHY),即802.16d協(xié)議。該協(xié)議規(guī)定數(shù)據(jù)傳輸采用突發(fā)模式,調(diào)制方式采用OFDM技術(shù),傳輸速率較高且實(shí)現(xiàn)方便、成本低廉,已經(jīng)成為首先推廣應(yīng)用的商業(yè)化標(biāo)準(zhǔn)。本文對(duì)IEEE802.16d OFDM系統(tǒng)物理層進(jìn)行了研究,并在XILINX公司的Virtexpro II芯片上實(shí)現(xiàn)了基帶算法。 ⑴探討了OFDM基本原理及其關(guān)鍵技術(shù)。根據(jù)IEEE802.16d OFDM系統(tǒng)的物理層發(fā)送端流程搭建了基帶仿真鏈路,利用MATLAB/SIMULINK仿真了OFDM系統(tǒng)在有無(wú)循環(huán)前綴(CP)、多徑數(shù)目不同等情況下的性能變化。由于同步算法和信道估計(jì)算法計(jì)算量都很大,為了找到適合采用FPGA實(shí)現(xiàn)的算法,分析了同步誤差和不同信道估計(jì)算法對(duì)接收信號(hào)的影響,并結(jié)合計(jì)算量的大小提出了一種新的聯(lián)合同步算法,以及得出了LS信道估計(jì)算法最適合802.16d系統(tǒng)的結(jié)論。 ⑵完成了基帶發(fā)射機(jī)和接收機(jī)的FPGA硬件電路實(shí)現(xiàn)。為了使系統(tǒng)的時(shí)鐘頻率更高,采用了流水線的結(jié)構(gòu)。設(shè)計(jì)中采用編寫(xiě)Verilog程序和使用IP核相結(jié)合的辦法,實(shí)現(xiàn)了新的聯(lián)合同步算法,并且通過(guò)簡(jiǎn)化結(jié)構(gòu),避免了信道估計(jì)算法中的繁瑣除法。利用ISE9.2i和Modelsim6.Oc軟件平臺(tái)對(duì)程序進(jìn)行設(shè)計(jì)、綜合和仿真,并將仿真結(jié)果和MATLAB軟件計(jì)算結(jié)果相對(duì)比。結(jié)果表明,采用16位數(shù)據(jù)總線可達(dá)到理想的精度。 ⑶采用串口通信的方式對(duì)基帶系統(tǒng)進(jìn)行了驗(yàn)證。通過(guò)串口通信從功能上表明該系統(tǒng)確實(shí)可行。
標(biāo)簽: FPGA OFDM 基帶 系統(tǒng)研究
上傳時(shí)間: 2013-04-24
上傳用戶:zhangyigenius
·MATLAB實(shí)驗(yàn)仿真在通信原理課程教學(xué)中的應(yīng)用
標(biāo)簽: MATLAB 實(shí)驗(yàn)仿真 中的應(yīng)用 通信原理
上傳時(shí)間: 2013-04-24
上傳用戶:wsf950131
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1